CS207167B1 - Zapojení řídicího bloku pro plynulé předávání informací - Google Patents

Zapojení řídicího bloku pro plynulé předávání informací Download PDF

Info

Publication number
CS207167B1
CS207167B1 CS953779A CS953779A CS207167B1 CS 207167 B1 CS207167 B1 CS 207167B1 CS 953779 A CS953779 A CS 953779A CS 953779 A CS953779 A CS 953779A CS 207167 B1 CS207167 B1 CS 207167B1
Authority
CS
Czechoslovakia
Prior art keywords
output
input
block
coordinates
last
Prior art date
Application number
CS953779A
Other languages
English (en)
Inventor
Pravdomil Lang
Frantisek Matousek
Jaromir Zeleny
Original Assignee
Pravdomil Lang
Frantisek Matousek
Jaromir Zeleny
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pravdomil Lang, Frantisek Matousek, Jaromir Zeleny filed Critical Pravdomil Lang
Priority to CS953779A priority Critical patent/CS207167B1/cs
Publication of CS207167B1 publication Critical patent/CS207167B1/cs

Links

Landscapes

  • Numerical Control (AREA)

Description

Vynález se týká zapojení řídicího bloku pro plynulé předávání informací z řídicí jednotky — počítače, do mikrointerpolátoru diferenčních členů při řízení obráběcích strojů.
Jednou ze základních funkcí řídicích systémů pro řízení obráběcích strojů je výpočet a vytvoření dráhy obráběcího nástroje. Výpočet dráhy se provádí v řídicí jednotce —počítači v pevných časových intervalech a prostřednictvím řídicího bloku pro plynulé předávání informací se předává do řídicích členů. Předávaný údaj, který vyjadřuje přírůstek dráhy za příslušný pevný časový interval jednotlivých výpočtů v řídicí jednotce se zpracovává v mikrointerpolátoru diferenčního členu na příslušný počet vytvořených dráhových impulsů pro příslušnou řízenou souřadnici.
Známá zapojení bloků pro předávání informací do diferenčních členů pracují systémem předání dráhového přírůstku z řídicí jednotky a jeho okamžité následné generace mikrointerpolátorem v témže časovém intervalu. Při tomto způsobu předávání dráhových informací z řídicí jednotky do mikrointerpolátoru diferenčního členu, dochází v časovém průběhu generovaných dráhových impulsů k mezerám vzniklých v okamžicích předávání dráhových informací z řídicí jednotky. Tyto mezery mají za následek zhoršenou kvalitu rovnoměrnosti posunu řízené souřadnice Tím vznikají zvýšené nároky na řídicí obvody, které zajišťují řízení posuvu obráběcího stroje prostřednictvím posuvových servomechanismů. Pro požadované vyšší posuvové rychlosti je třeba používat výkonnějších posuvových servomotorů, popřípadě při stávajících posuvových servomotorech je třeba snížit maximální posuvové rychlosti. Známá zapojení též kladou zvýšené nároky na programované vybavení počítače. V konkrétních případech je stávající princip přenosu limitujícím činitelem pro funkci počítače.
Tyto nedostatky odstraňuje zapojení řídicího bloku pro plynulé předávání informací podle vynálezu, jehož podstata spočívá v tom, že obousměrný vývod řídicí jednotky je spojen s obousměrným vývodem přenosového bloku, jehož řídicí výstup je spojen se vstupem adresovacího bloku. Každý výstup adresovacího bloku je spojen se zápisovým vstupem mezipaměťového bloku první až poslední souřadnice, jehož datový vstup je spojen s datovým výstupem přenosového bloku. Výstup mezipaměťového bloku každé souřadnice je spojen s datovým vstupem mikrointerpolátoru první až poslední souřadnice. Spouštěcí vstup každého mikrointerpolátoru je spojen se vstupem zpožďovacího členu. Výstup zpožďovacího členu á
je spojen se spouštěcím vstupem řídicí jednotky a s nulovacím vstupem mezipaměťového bloku první až poslední souřadnice. Dále je spouštěcí vstup každého mikrointerpolátoru spojen se spouštěcím výstupem časové základny, jejíž hodinový výstup je spojen s hodinovým vstupem mikrointerpolátoru první až poslední souřadnice, jehož výstup je spojen s prvním, až posledním výstupem zapojení.
Zapojení podle vynálezu má řadu výhod, z nichž nejhlavnější spočívá v tom, že zabezpečuje plynulé řízení ovládaných souřadnic při časově proměnném okamžiku přenosu informací z řídicí jednotky v rámci pevného časového intervalu. Dále toto zapojení klade nižší požadavky na rychlost přenosu zadáni z řídicí jednotky, čímž usnadňuje zefektivnění její programové činnosti. Další výhodou je, že při stávajících posuvových servomotorech se dosáhne vyšší posuvové rychlosti a zajistí se plynulý pohyb celého ústrojí při posuvu v celém rozsahu posuvových rychlostí.
Příklad zapojení řídicího bloku pro plynulé předávání informací podle vynálezu je znázorněno v blokovém schématu na výkrese.
Jednotlivé bloky zapojení je možno charakterizovat takto.
Řídicí jednotka 1 je řídicí počítač, který provádí v pevném časovém intervalu výpočty přírůstku dráhy, kterou mají jednotlivé řízené souřadnice za tento časový interval ujet. Přenosový blok 2 je vytvořen ze sítě logických obvodů vytvářejících funkce kombinačního charakteru. Adresovací blok 3 je sestaven z dynamických pamětí typu flip-flop a ze sítě logických obvodů k realizaci rekódovací funkce. Časová základna 4 je vytvořena z časového generátoru impulsů a z příslušných dělících obvodů čítačového typu. Slouží k taktování příslušných bloků zapojení a k vysílání periodických požadavků na provedení výpočtu přírůstku dráhy. Zpožďovací člen 5 je monostabilní časovači obvod. Zpožďuje puls vysílaný pro nulování mezipamětí souřadnic a spouštění výpočtů přírůstků dráhy v řídicí jednotce za zápisovým a spouštěcím pulsem vysílaným do mikrointerpolátoru souřadnic. Všechny paměti 6.1 až 6.n jsou stejné paměti registrového typu, které slouží k uchování zadaného přírůstku dráhy pro následující insterpolační takt. Mikrointerpolátory 7.1 až 7.n jsou stejné. Jsou vytvořeny jako poměrové násobičky s doplňujícími logickými obvody sekvenčního a kombinačního charakteru. Propojení jednotlivých bloků je provedeno následovně. Obousměrný vývod 11 řídicí jednotky 1 je spojen s obousměrným vývodem 23 přenosového bloku 2. Řídicí výstup 21 přenosového bloku 2 je spojen se vstupem 33 adresovacího bloku 3. Každý výstup 3.1 až 3.n adresovacího bloku 3 je spojen se zápisovým vstupem 6.12 až 6.n2 přiřazeného mezipaměťového bloku 6.1 až 6.n první až poslední souřadnice. Datový vstup 6.11 až 6.nl každého mezipaměťového bloku 6.1 až 6.n je spojen s datovým výstupem 22 přenosového bloku 2. Výstup 6.14 až 6.n4 mezipaměťového bloku 6.1 až 6.n každé souřadnice je spojen s datovým vstupem 7.13 až
7.n3 přiřazeného mikrointerpolátoru 7.1 až
7. n první až poslední souřadnice. Spouštěcí vstup 7.12 až 7.n2 každého mikrointerpolátoru 7.1 až 7.n je spojen se vstupem 51 zpožďovacího členu 5. Výstup 53 zpožďovacího členu 5 je spojen se spouštěcím vstupem 12 řídicí jednotky las nulovacím vstupem 6.13 až
6.n3 mezipaměťového bloku 6.1 až 6.n první až poslední souřadnice. Dále je spouštěcí vstup 7.12 až 7.n2 každého mikrointerpolátoru 7.1 až 7.n spojen se spouštěcím výstupem 41 časové základny 4, jejíž hodinový výstup 42 je spojen s hodinovým vstupem 7.11 až 7.nl mikrointerpolátoru 7.1 až 7.n první až poslední souřadnice. Výstup 7.14 až 7.n4 každého mikrointerpolátoru 7.1 až 7.n je spojen s prvním až posledním výstupem 8.1 až
8. n zapojení.
Zapojení pracuje takto. Povelovým signálem ze spouštěcího výstupu 41 časové základny 4 se dává příkaz k přepisu hodnoty přírůstku dráhy, uloženého v mezipamětí 6.1 až
6.n první až poslední souřadnice, do vnitřních pamětí mikrointerpolátorů 7.1 až 7.n první až poslední souřadnice. Tímto, povelovým signálem se současně spouštějí mikrointerpolátory 7.1 až 7.n Po spuštění vykoná každý mikrointerpolátor 7.1 až 7.n jeden funkční cyklus. To znamená, že vytvoří za pevný časový interval, pro který řídicí jednotka 1 vypočetla přírůstek dráhy, příslušný počet lineárně interpolovaných dráhových impulsů, jejichž počet je roven velikosti zadaného přírůstku dráhy. Jednotlivé funkce mikrointerpolátorů 7.1 až 7.n první až poslední souřadnice se řídí a synchronizují taktovacími pulsy, které vysílá časová základna 4 ze svého hodinového výstupu 42 na hodinový vstup 7.11 až 7.nl všech mikrointerpolátorů 7.1 až 7.n Povelový signál přicházející ze spouštěcího výstupu 41 časové základny se ve zpožďovacím členu 5 zpozdí a vychází z jeho výstupu 53 na spouštěcí vstup 12 řídicí jednotky 1, jako žádost o výpočet přírůstku dráhy v jednotlivých souřadnicích pro daný pevný časový interval. Současně se signálem z výstupu 53 zpožďovacího členu 5 se nulují mezipamětí 6.1 až 6.n všech souřadnic. Když dostane řídicí jednotka 1 žádost o výpočet, vypočítá přírůstky dráhy pro jednotlivé souřadnice a daný pevný časový interval. Tyto údaje vyšle řídicí jednotka 1 svým obousměrným vývodem 11 a prostřednictvím přenosového bloku 2 a adresovacího bloku 3 se nové hodnoty přírůstku drah zapíší do mezipamětí 6.1 až 6.n jednotlivých souřadnic. Výpočet a přenos hodnot přírůstků drah, pro všechny řízené souřadnice se musí uskutečnit do doby, která je kratší než daný pevný časový interval od vysílání povelového signálu ze spouštěcího výstupu 41 časové základny 4.
Zapojení řídicího bloku se využije pro plynulé předávání dráhových informací do diferenčního členu při souvislém řízení obráběcích nebo jiných strojů.

Claims (1)

  1. PfiEDMÉT VYNÁLEZU
    Zapojení řídicího bloku pro plynulé předávání informací, vyznačující se tím, že obousměrný vývod (11) řídicí jednotky (1) je spojen s obousměrným vývodem (23) přenosového bloku (2), jehož řídicí výstup (21) je spojen se vstupem (33) adresovacího bloku (3), jehož každý výstup (3.1 až 3.n) je spojen se zápisovým· vstupem (6.12 až 6.n2) mezipaměťového bloku (6.1 až 6.n) první až poslední souřadnice, jehož datový vstup (6.11 až 6.nl) je spojen s datovým výstupem (22) přenosového bloku (2) a výstup (6.14 až 6.n4) mezipaměťového bloku (6.1 až 6.n) každé souřadnice je spojen s datovým vstupem (7.13 až
    7.n3) mikrointerpolátoru (7.1 až 7.n) první až poslední souřadnice, jehož spouštěcí vstup (7.12 až 7.n2) je spojen se vstupem (51) zpožďovacího členu (5), jehož výstup (53) je spojen se spouštěcím vstupem (12) řídicí jednotky (1) a s nulovacím vstupem (6.13 až 6.n3) mezipaměťového bloku (6.1 až 6.n) první až poslední souřadnice a se spouštěcím výstupem (41) časové základny (4), jejíž hodinový výstup (42) je spojen s hodinovým vstupem (7.11 až 7.nl) mikrointerpolátoru (7.1 až 7.n) první až poslední souřadnice, jehož výstup (7.14 až 7.n4) je spojen s prvním až posledním výstupem (8,1 až 8.n) zapojení.
CS953779A 1979-12-28 1979-12-28 Zapojení řídicího bloku pro plynulé předávání informací CS207167B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS953779A CS207167B1 (cs) 1979-12-28 1979-12-28 Zapojení řídicího bloku pro plynulé předávání informací

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS953779A CS207167B1 (cs) 1979-12-28 1979-12-28 Zapojení řídicího bloku pro plynulé předávání informací

Publications (1)

Publication Number Publication Date
CS207167B1 true CS207167B1 (cs) 1981-07-31

Family

ID=5445276

Family Applications (1)

Application Number Title Priority Date Filing Date
CS953779A CS207167B1 (cs) 1979-12-28 1979-12-28 Zapojení řídicího bloku pro plynulé předávání informací

Country Status (1)

Country Link
CS (1) CS207167B1 (cs)

Similar Documents

Publication Publication Date Title
GB1159799A (en) Time Shared Automatic Machine Tool Control System.
ES480408A1 (es) Sistema controlador para maquina para la fabricacion de pie-zas de vidrio.
GB2316507A (en) Diagnostic accessing of memory
US3777128A (en) Input data sampling scheme for computer controlled machine tools
US4398241A (en) Digital control circuit for an analog servo
US3636525A (en) Time-shared numerical controller for simultaneous control of a plurality of machine tools
DE69026200D1 (de) Programmierbares logisches Feld
CS207167B1 (cs) Zapojení řídicího bloku pro plynulé předávání informací
CN108445830A (zh) 一种基于多控制器同步控制的造波机控制系统
JPS6331802B2 (cs)
JP4118695B2 (ja) 数値制御システム
US4487515A (en) Multiple action print head control circuit for a dot matrix printer
CN109343473B (zh) 一种基于双时钟的高速高精度多轴同步运动的控制方法
US3590226A (en) Machine tool control system
US2906999A (en) Electrical signal storage systems
JPH0457246B2 (cs)
CN104731550A (zh) 一种基于单fifo的双倍时钟双向数字延迟方法
EP0185093A4 (cs)
US3510784A (en) Convertible timing circuit
JPH0677204B2 (ja) マルチシーケンサシステム
US3609497A (en) Numerical control including zero offset and pulse counting digital comparison
JPS59200309A (ja) 分散形数値制御装置
JPS603007A (ja) 分散形数値制御装置
JPS6325866B2 (cs)
Lenkszus et al. A bunch clock for the advanced photon source