CS206741B1 - Zapojení vyrovnávacích pamětí periferních zařízení - Google Patents
Zapojení vyrovnávacích pamětí periferních zařízení Download PDFInfo
- Publication number
- CS206741B1 CS206741B1 CS40179A CS40179A CS206741B1 CS 206741 B1 CS206741 B1 CS 206741B1 CS 40179 A CS40179 A CS 40179A CS 40179 A CS40179 A CS 40179A CS 206741 B1 CS206741 B1 CS 206741B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- address
- signal
- circuit
- Prior art date
Links
Landscapes
- Computer And Data Communications (AREA)
Description
Vynález se týká zapojení vyrovnávacích pamětí periferních zařízení, zejména děrnopáskových periferních zařízení a periferních zařízení pro výpis, umožňující využívat vybraná periferní zařízení bez spoluúčasti počítače.
V dosud známém zapojení propojující periferní zařízení s počítačem je kanál počítače prostředníkem vzájemné výměny informace mezi periferními zařízeními. Nevýhodou je, že takovouto výměnou informací je blokován kanál počítače. Tato nevýhoda se obvykle eliminuje tím, že ze zvolených ; periferních zařízení se vytváří stálé samostatné pracoviště, což znamená zdvojnásobení počtu zvolených periferních zařízení. Toto řešení, zejména při základních sestavách minipočítačů, je vzhledem k celkové ceně nákladné.
Uvedené nedostatky původního zapojení sestávajícího z adresově-funkčního dekodéru, z prvé vyrovnávací paměti příslušející perifernímu zařízení zdroje informace, z druhé vyrovnávací paměti příslušející perifernímu zařízení zpracovávajícího informaci, z kanálového přijímače a z kanálového vysílače, odstraňuje zapojení dle vynálezu, spočívající v tom, že sestává z vyhodnocovacího obvodu, kde prvý výstup vyhodnocovacího obvodu je zapojen na prvý vstup adresově funkčního dekodéru, zatímco prvý stavový signál je zapojen na prvý 1 vstup vyhodnocovacího obvodu, druhý stavový signál je zapojen na druhý vstup vyhodnocovacího obvodu, dále zapojení ještě sestává z prvé vyrovnávací paměti, jejíž prvý výstup je zapojen na prvý vstup výběrového obvodu, dále zapojení ještě sestává z kanálového přijímače, jehož prvý výstup je zapojen na třetí vstup výběrového obvodu, dále zapojení ještě sestává z výběrového obvodu, jehož prvý výstup je zapojen na prvý· vstup druhé vyrovnávací paměti a též na prvý vstup kanálového vysilače, zatímco výstup prvního selekčního signálu je zapojen na druhý vstup adresově-funkčního dekodéru a též na čtvrtý vstup výběrového obvodu a konečně zapojení sestává ještě z adresově-funkčního dekodéru, na jehož prvém výstupu je výstupiní signál.
Zapojení lze s výhodou obměnit tak, že ještě sestává z alespoň jednoho dalšího adresově-funkčního dekodéru na jehož alespoň prvý vstup je též zapojen prvý výstup vyhodnocovacího obvodu, přičemž na třetí vstup vyhodnocovacího obvodu jě zapojen výstup třetího stavového signálu a na čtvrtý vstup téhož bloku je zapojen výstup kooperačního signálu, na pátý vstup výběrového obvodu je zapojen výstup signálu z další vyrovnávací paměti a na šestý vstup téhož bloku je zapojen výstup třetího selekčního signálu.
Zapojení podle vynálezu je vhodné použít zejména v, soustavě minipočítače s děmopáskovými periferními zařízeními a periferními zařízeními pro výpis, jako například se snímačem děrné pásky, děrovačem děrné pásky, bezkontaktní abecedněčíslicovou klávesnicí a psacím strojem, neboť tato zařízení lze pak využívat jako samostatné pracoviště pro zhotovení děrné pásky, její reprodukcí a výpis.
Na obr. 1 je nakresleno základní zapojení vyrovnávacích pamětí periferních zařízení, variabilita zapojení je rozlišena způsobením kresby čar.
Jedna možnost vzájemného propojení bloků dle vynálezu je znázorněna na obr. 1, který představuje blokové schéma zapojení vyrovnávacích pamětí periferních zařízení s adresově-funkčním dekodérem 20, s prvou vyrovnávací paměti 30 příslušející perifernímu zařízení zdroje informace, s druhou vyrovnávací paměti 40 příslušející perifernímu zařízení zpracovávajícího informaci, s kanálovým přijímačem 50 a kanálovým vysílačem 60 spočívající v tom, že zapojení obsahuje ještě vyhodnocovací obvod 10 mající alespoň prvý vstup 11, druhý vstup 12 a prvý výstup 16 a dále obsahuje výběrový obvod 800 mající alespoň prvý vstup 801, třetí vstup 802, čtvrtý vstup 812 a prvý výstup 860, přičemž adresově-funkční dekodér 20 má alespoň prvý vstup 21, druhý vstup 22 a prvý výstup 26, prvá vyrovnávací paměť 30 má alespoň prvý výstup 36, druhá vyrovnávací paměť 40 má alespoň prvý ystup 41, kanálový přijímač 50 má alespoň prvý ýýstup 56 a kanálový vysílač 60 má alespoň prvý vstup 61, kde prvý výstup 16 vyhodnocovacího obvodu 10 je zapojen na prvý vstup 21 adresověfunkčního dekodéru 20, prvý výstup 36 prvé vyrovnávací paměti 30 je zapojen na prvý vstup
801 výběrového obvodu 800, prvý výstup 56 kanálového přijímače 50 je zapojen na třetí vstup ;
802 výběrového obvodu 800 a prvý výstup 860 ! výběrového Obvodu 800 je zapojen na prvý vstup 41 druhé vyrovnávací paměti 40 a též na prvý vstup · 61 kanálového vysílače 60, zatímco výstup prvého stavového signálu je zapojen na prvý vstup 11 vyhodnocovacího obvodu 10, výstup druhého stavového signálu je zapojen na druhý vstup 12 vyhodnocovacího obvodu 10, výstup prvého selekčního signálu je zapojen na druhý vstup 22 adresově-funkčního dekodéru 20 a též na čtvrtý vstup 812 výběrového obvodu 800 a konečně výstup druhého selekčního signálu je zapojen na druhý vstup 811 výběrového ovodu 800, přičemž na prvém výstupu 26 adresově-funkčního dekodéru 20 je výstupní signál. Vyhodnocovací obvod 10 zpracovává alespoň dva vstupní stavové signály z periferních zařízení, například prvý stavový signál „Informace k disposici“ z periferního zařízení zdroje informace, jako je snímač děrné pásky nebo klávesnice a druhý stavový signál „Připraven zpracovat další informaci“ z periferního zařízení zpracovávajícího informace, jako je děrovač démé pásky nebo psací střoj,.tak, že na svém prvém výstupu 16 má signál s propojením na prvý vstup 21 adresově-funkčního dekodéru 20, jež je schopný vyvolat v adresově-funkčním dekodéru 20 odezvu, která je na prvém výstupu 26 a která obslouží spolupracující periferní zařízení a jim příslušející· obvody, aby periferní zařízení vzájemně komunikovaly, aniž dojde ke zkomolení předávaných; informací. Adresově-funkční dekodér 20 zpracovává ještě prvý selekční signál zapojený na druhý vstup 22 bloku, který je nositelem informace· o režimu činnosti periferních zařízení, to znamená zda budou komunikovat vzájemně v autonomním režimu, nebo s kanálem počítače, případně ještě selekční signál specifikuje druhy spolupracujících periferních zařízení. Prvá vyrovnávací paměť 30 má na svém prvém výstupu 36 signál, který je nositelem bitu informace z periferního zařízení zdroje informace, například informace z prvé stopy snímače děrné pásky. Druhá vyrovnávací paměť 40 má na svém prvém vstupu 41 signál, který je. nositelem bitu informace pro periferní zařízení zpracovávající informaci, například informace pro prvou stopu děrovače děrné pásky. Kanálový přijímač 50 transformuje bit informace z kanálu; počítače na svůj prvý výstup 56. Kanálový vysílač ' 60 transformuje bit informace z prvého vstupu 61 do kanálu počítače. Výběrový obvod 800 má vstupy vzájemně uspořádány ve dvojicích tak, že prvý z dvojice vstupů, například prvý vstup 80Í a třetí vstup 802, je nositelem informace, druhý z dvojice vstupů, například druhý vstup 811 a čtvrtý vstup 812, pak selekčním signálem, který aktivuje průchod informačního signálu na prvém vstupu dvojice na prvý výstup 860 výběrového ; obvodu 800. Předpokládá se, že výběrovým obvodem 800 prochází pouze jeden z informačních · signálů. Jako výběrový obvod 800 lze použít s výhodou například logický obvod „and-or-in- i vert“. ; ·
Zapojení lze s výhodou upravit tak, že vyhodnoi covací obvod 10 má ještě alespoň třetí vstup 13 , a čtvrtý vstup 14, výběrový obvod 800 má ještě další dvojici vstupů, pátý vstup 803 a šestý vstup 813 a dále je zapojení rozšířeno alespoň o jeden další adresově-funkční dekodér 70, mající alespoň prvý vstup 71, přičemž na třetí vstup 13 vyhodnocovacího obvodu 10 je zapojen výstup třetího stavového signálu, na čtvrtý vstup 14 téhož bloku je zapojen výstup kooperačního signálu, na pátý vstup 803 výběrového obvodu 800 je zapojen výstup signálu z další vyrovnávací paměti, příslušející dalšímu perifernímu zařízení zdroje informace, na šestý vstup 813 výběrového obvodu 800 je zapojen výstup třetího selekčního signálu, zatímco prvý výstup 16 vyhodnocovacího obvodu 10 je též zapojen na alespoň prvý vstup 71 dalšího adresověfunkčního dekodéru 70. Vyhodnocovací obvod 10 zpracovává nyní tři vstupní stavové signály z periferních zařízení, například prvý stavový signál „Informace že snímače děrné pásky k disposici“, druhý stavový signál „Děrovač děrné pásky připraven zpracovat další informaci“ a třetí stavový signál „Informace z klávesnice k disposici“, přičemž výstup kooperačního signálu zapojený na čtvrtý vstup 14 vyhodnocovacího obvodu 10 udává, která periferní zařízení budou spolupracovat, například 5,Děrování informací ze snímače“, „Děrování a výpis psacím strojem informací z klávesnice“. Výběrový obvod 800 je rozšířen o další dvojici vstupů, j na pátý vstup 803 je zapojen výstup signálu z další vyrovnávací paměti periferního zařízení zdroje informace, tedy informační signál, na šestý Vstup
813 je zapojen výstup třetího Selekčního signálu, který aktivuje průchod informačního signálu z pátého vstupu 803 na prvý výstup 860 výběrového
Claims (2)
- PŘEDMĚT1. Zapojení vyrovnávacích pamětí periferních zařízení s adresově-funkčním dekoderem, vyznačující se tím,; že sestává z vyhodnocovacího obvodu (10), kde prvý výstup (16) vyhodnocovacího obvodu (10) je zapojen na prvý vstup (21) adresověfunkčního dekodéru (20), zatímco vstup s prvým stavovým signálem je zapojen na prvý vstup (11) Vyhodnocovacího obvodu (10), a vstup s druhým stavovým signálem je zapojen na druhý vstup (12) vyhodnocovacího obvodu (10), dále sestává z prvé vyrovnávací paměti (30), jejíž prvý výstup je zapojen na prvý vstup (801) výběrového obvodu (800), zatímco kanálový přijímač (50) je svým prvým výstupem (56) zapojen na třetí vstup (802) výběrového obvodu (800), jehož prvý výstup (860) je zapojen na prvý vstup (41) druhé vyrovnávací paměti (40) a též na prvý vstup (61) kanálového1 vý obvodu 800. Další aďresově-funkční dekodér 70 má obdobné vlastnosti jako adresově-funkční dekodér 20.Zapojení je vhodné použít zejména v sestavě minipočítače s děmopáskovými periferními zařízeními, klávesnicí a psacím strojem, neboť tato zařízení lze pak využívat jako samostatné pracoviště pro zhotovení děrné pásky, její reprodukce a výpis. Lze jej však aplikovat i na jiná zařízení.VYNÁLEZU vysílače (60), zatímco výstup s prvním selekčním signálem je zapojen na druhý vstup (22) adresověfunkčního dekodéru (20) a též na čtvrtý vstup (812) výběrového obvodu (800).
- 2. Zapojení vyrovnávacích pamětí periferních zařízení dle bodu 1, vyznačující se tím, že ještě sestává z alespoň jednoho dalšího adresově-funkčního dekodéru (70) na jehož alespoň prvý vstup (71) je též zapojen prvý výstup (16) vyhodnocovacího obvodu (10), přičemž na třetí vstup' (13) vyhodnocovacího obvodu (10) je zapojen výstup s třetím stavovým signálem a na čtvrtý vstup (14) téhož bloku je zapojen výstup s kooperačním signálem, na pátý vstup (803) výběrového obvodu (800) je zapojen výstup další vyrovnávací paměti a na šestý vstup (813) téhož bloku je zapojen , výstup s třetím selekčním signálem.křes
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS40179A CS206741B1 (cs) | 1979-01-18 | 1979-01-18 | Zapojení vyrovnávacích pamětí periferních zařízení |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS40179A CS206741B1 (cs) | 1979-01-18 | 1979-01-18 | Zapojení vyrovnávacích pamětí periferních zařízení |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS206741B1 true CS206741B1 (cs) | 1981-06-30 |
Family
ID=5336005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS40179A CS206741B1 (cs) | 1979-01-18 | 1979-01-18 | Zapojení vyrovnávacích pamětí periferních zařízení |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS206741B1 (cs) |
-
1979
- 1979-01-18 CS CS40179A patent/CS206741B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008963A (ko) | 프로그램이 가능한 논리 장치를 위한 입력 열 구동기 | |
| GR860073B (en) | Improvements in and relating to integrated circuits | |
| KR960706147A (ko) | 디지털 신호 처리용 집적 회로(Integrated circuit for processing digital signal) | |
| KR960003991B1 (en) | Testing circuit comprising integrated circuits provided on a carrier | |
| KR850003615A (ko) | 분할 메모리셀 블록에 대한 동시검사기능을 가진 다이나믹형 반도체 메모리장치 | |
| GB2340614A (en) | System for processing output signals associated with multiple vehicle condition sensors | |
| FR2354597A1 (fr) | Systeme de traitement de donnees | |
| KR880010422A (ko) | 반도체 기억장치 | |
| JPH1073641A5 (cs) | ||
| DE60123134D1 (de) | Verfahren und vorrichtung für einen rekonfigurierbaren prozessor | |
| CS206741B1 (cs) | Zapojení vyrovnávacích pamětí periferních zařízení | |
| FI970641A0 (fi) | Suojattu näppäimistölaite | |
| JPS6471338A (en) | Circuit device for evaluating control signal | |
| KR930024022A (ko) | 반도체 기억 장치 | |
| KR950702085A (ko) | 아이들 코드를 제공하는 수단을 구비한 스위치회로(circuit switch including means for providing idle codes) | |
| WO1995027952A3 (en) | Data processing apparatus | |
| KR840003854A (ko) | 상호 변경 가능 인터페이스 회로장치 | |
| KR930006594A (ko) | 자동 판매기의 정보수집 시스템 | |
| DE69515311D1 (de) | Einrichtung bei einem bildprozessor | |
| NO912376D0 (no) | Inngang for databehandlingssystem. | |
| JPS5642491A (en) | Time-division switching system | |
| DE69508295D1 (de) | Digitale Verarbeitungsschaltung mit Prüfregistern | |
| CS207423B1 (cs) | Zapojení řídicího obvodu periferních zařízení | |
| JPH0292599U (cs) | ||
| ES8104599A1 (es) | Sistema de intercomunicacion rapida entre microprocesadores |