CS205520B1 - Circuit connexion for forming of transfer signal to higher counter stage - Google Patents

Description

Vynález se týká zapojení obvodu pro vytvoření přenosového signálu do vySSího stupně čítače, která je použitelné zejména při konstrukoí reverslbllního čítače.

Příkladem dosud známýoh zapojení a provedení obvodů pro stejný účel, pro nějž bylo vytvořeno zapojení dle vynálezu, je monolitioký obvod se střední hustotou integrace pro dvojková čítače o 4 bitech nebo dvojkové čítače o 3 bitech, průmyslově vyráběný typ Tesla H7493, případně dalěí obdobné typy. Tento typ předetavuje nejjednodušší zapojení, v němž je přenosový signál vytvořen přímo jako výstup v kaskádě zapojeného předoházejíoího klopného obvodu. Tento způsob vytvoření přenosového signálu je sice velmi jednoduchý, ale není použitelný pro konstrukoí obousměrnýoh čítačů.

Příkladem zapojení obousmčrnýoh čítačů je zapojení monolitického obvodu Tesla MH74193, u něhož je výstup vytvořen výstupem hradla pro negovaný logioký součin e 5 výstupy, přičemž pro každý z obou směrů čítání js použito Jedno hradlo. Čítač e takto vytvořeným přenosem do vyšších stupňů js určen pro takový způsob činnosti, při němž směna stavu čítače nastává teprve se závěrnou, tj. sestupnou hranou výstupního čítaného impulzu, ϋ vyššíoh stupňů čítače nastává změna stavu čítače ještě později vlivem zpoždění, způsobeného průchodem signálu hradly pro vytvoření negovaného logického součinu. Tím dochází k tomu, žs reakoe čítače na vstupní Impulz je zpožděna minimálně o dobu rovnou trvání to205 520

205 520 hoto impulsu.

Obdobně je řešeno vytvoření přenosového signálu u všeoh známých obousměrných čítačů, jako například je ěítaS Tesla MH 74 192.

Účelem a výhodou vynálezu je sjednodušení stávajíoíoh známých napojení a vytvoření přenosového signálu, který je v daném krltlokém časovém Intervalu konstantní.

Podstatou předmětu vynálezu je zapojení obvodu pro vytvoření přenosového signálu do vyššího stupně čítače, které je použitelné při konstrukci reverzlbllního čítače. Podle vynálezu je toto zapojeni vytvořeno ze dvoustavového obvodu, jehoš vstup je připojen ke vstupu zapojeni a zároveň ke vstupu otevíracího obvodu, jehoš výetup je spojen z prvním vstupem hradla. Druhý vstup hradla je spojen s výstupem dvoustavového obvodu a výetup hradla je spojen s výstupem zapojení. Podle vynálezu je při první alternativě dvoustavový obvod vytvořen z klopného obvodu typu T, při druhá alternativě je dvoustavový obvod vytvořen se klopného obvodu typu D, jehož negovaný výstup je spojen ze vstupem D, při třetí alternativě je dvoustavový obvod vytvořen ze klopného obvodu typu JK, u něhož je na vstupy J a K trvale přiváděn signál odpovídajíoí logická jednlčoe. Podle vynálezu je při vžeoh alternativách dvoustavového obvodu otevíraoí obvod vytvořen alespoň z jednoho invertoru.

Podstata vynálezu Je v dalším vysvětlena na příkladu jeho provedení pomooí přlpojenýoh výkresů, na nlohž je znázorněno» na obr. 1 - základní bloková eoháma zapojení obvodu pro vytvoření přenosu digitálních signálů do vyššího řádu čítače, na ohr. 2 - příklad konkrétního zapojení pro vytvoření přenosu.

Na obr. 1 je vstup dvoustavového obvodu 1 připojen ke vstupu 2 zapojení, který je určen pro přívod digitálního signálu z nižšího stupně čítače. Zároveň je vstup 2. spojen ee vstupem otevíraoího obvodu 2* jehož výstup je spojen e prvním vstupem hradla £ pro vytvoření loglokáho součinu. Druhý vstup hradla £ je spojen a výstupem dvoustavového obvodu £ a výetup hradla £ je βροjen s výstupem 2 zapojení, který je určen pro přívod digitálního signálu do vyffžího stupně čítače a tím pro vytvořeni přenosu.

Na ohr. 2 je vstup dvoustavového obvodu 6 připojen ke vstupu 2 zapojení obvodu pro vytvoření přenosového signálu do vyššího stupně čítače a zároveň ke vstupu invertoru £, Jehož výetup je spojen s prvním vstupem hradla 2 P^r0 vytvoření negovaného loglokáho součinu. Výstup hradla 9 je připojen k prvnímu výstupu 10 zapojení. Přímý výetup dvoustavového obvodu 6 je připojen ke druhému výstupu 11 zapojení a negovaný výstup dvoustavového obvodu 6 je připojen jednak ke druhému vstupu hradla 2» jednak ke třetímu výstupu 12 zapojení.

činnost obvodů zapojenýoh podle obr. 1 je následujíoit v případě, že vstup 2 podle obr. 1 případně vstup 7 podle obr. 2 je vstupem prvního stupně čítače a tedy vstupem oelého čítače, je na tento vstup přiveden čítaný impulz» v případě, že vstup 2, podle obr. 1 případně vstup 2 podle obr. 2 je vstupem druhého až k-tého stupně čítače, je na tento vstup přiváděn přenosový Impulz. Čítaný případně přenosový Impuls je zaveden jednak na vstup

205 520 dvoustavového obvodu 2, jednak na vstup otevíracího obvodu J. Průchod impulzu dvoustavovým obvodem 1 je rychlejší nežli průchod Impulzu otevíracím obvodem J. Následkem toho výstup kradla £, které působí jako obvod pro vytvoření logického součinu, není ovlivněn stavem dvoustavového obvodu 1 před jeho překlopením a je dán pouze stavem po překlopení dvoustavového obvodu 1, tedy ustáleným stavem, který ee během trvání ani skončením vstupního impulzu již nemění. Pro vratná čítání lze u téhož dvoustavového obvodu 1 použít dvou nezávislých kanálů, to znamená pro každý z obou směrů čítání je užito jednoho kanálu.

činnost obvodu podle obr. 2 je stejná jako popsáno podle obr. 1 až na to, že druhý výstup 11 a třetí výstup 12 je určený pro indikaci stavu dvoustavového obvodu 2·

Claims (5)

1. předmět VYNÁLEZU

   1. Zapojení obvodu pro vytvoření přenosového signálu do vyššího stupně čítače, které je použitelné zejména při konstrukci reversibilního čítače, vyxaačené tím, že je vytvořeno ze dvoustavového obvodu (1, 6), jehož vstup je připojen ke vstupu (2, 7) zapojení a zároveň ke vstupu otevíracího obvodu (3, 8), jehož výstup je spojen s prvním vstupem hradla (4, 9), druhý vstup hradla (4, 9) je spojen s výstupem dvoustavového obvodu (1) a výstup hradla (4, 9) je spojen s výstupem (5) zapojení.
2. 2. Zapojení podle bodu 1, vyznačené tím, že dvoustavový obvod (1) je vytvořen z klopného obvodu typu T.
3. 3. Zapojení podle bodu 1, vyznačené tím, že dvoustavový obvod (1) je vytvořen z klopného obvodu typu D, u něhož je negovaný výstup spojen se vstupem D.
4. 4. Zapojení podle bodu 1, vyznačené tím, že dvoustavový obvod Cl) je vytvořen z klopného obvodu typu JE, u něhož jsou vstupy J a K trvale připojeny ke zdroji signálu odpovídajícího logické jedničce.
5. 5. Zapojení podle bodů 1 až 4, vyznačené tím, že otevírací obvod (3) je vytvořen aspoň z jednoho invertoru (8).