CS205372B1

CS205372B1 - Connexion for switching on of digital system of nuclear stabilisation and peak holding controller magnetic field homogenity of nuclear magnetic resonance spectrometer

Info

Publication number: CS205372B1
Application number: CS121678A
Authority: CS
Inventors: Ivan Krejci
Original assignee: Ivan Krejci
Priority date: 1978-02-27
Filing date: 1978-02-27
Publication date: 1981-05-29

Description

(54) Zapojení ke spínání digitálních systémů nukleární stabilizace a extrémního regulátoru homogenity magnetického pole spektrometru nukleární magnetické rezonance(54) Connection for switching of digital nuclear stabilization systems and extreme regulator of magnetic field homogeneity of nuclear magnetic resonance spectrometer

Vynález se týká zapojení kei spínání digitálních systémů nukleární stabilizace a extrémního regulátoru homogenity magnetického pole spektrometru nukleární magnetické rezonance, sestávajícího ze dvou regulačních systémů, z;-nichž první regulační systém tvoří obvod nukleárního stabilizátoru a druhý regulační systém tvoří extrémní regulátor homogenity magnetického pole.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to a circuit for switching digital nuclear stabilization systems and an extreme magnetic field homogeneity regulator of a nuclear magnetic resonance spectrometer comprising two control systems, the first control system constituting the nuclear stabilizer circuit and the second control system constituting the extreme magnetic field homogeneity regulator.

Doposud používaná zapojení pro stabilizaci magnetického pole u spektrometrů nukleární magnetické rezonance jsou tvořena analogovými systémy spojitě pracujícími. Analogový systém má tu nevýhodu, že je málo odolný vůči rušení a šumu, nedostačující zvýšeným nárokům kladeným na moderní impulsní spektrometry.The hitherto used circuits for stabilizing the magnetic field in nuclear magnetic resonance spectrometers consist of analog systems operating continuously. The analog system has the disadvantage that it is poorly resistant to interference and noise, insufficient to meet the increased demands placed on modern pulse spectrometers.

Tyto dosavadní nevýhody odstraňuj© zapojení ke spínání digitálních systémů nukleární stabilizace a extrémního regulátoru homogenity magnetického pole spektrometru nukleární magnetické rezonance, sestávající ze dvou regulačních systémů podle vynále>zu, jehož pedstata spočívá v tom, že první regulační systém, výstupem spojený pres první a druhý logický obvod s prvním indikačním systémem, j© prvním vstupem spojen s logickým součinovým obvodem, jehož vstup je spojen s druhým vstupem prvního regulačního systému a s druhou a čtvrtou svorkou prvního klopného obvodu, zatímco druhý regulační systém je spojen jednak výstupem přes třetí a čtvrtý logický obvod s druhým indikačním obvodem a jednak prvním vstupem s logickým součtovým obvodem opatřeným druhou vstupní svorkou zapojení a svým druhým vstupem se čtvr-tým logickým obvodem a s třetí svorkou druhého klopného obvodu, jehož druhá a čtvrtá svorka je navzájem propojená a první svorka je spojena s třetím nearetovaným tlačítkem, které je doteky spojeno se svorkami log 1 a 0, přičemž jeho pátá svorka je spojena s třetí svorkou prvního (klopného obvodu, který je ještě první svorkou spojen s druhým nearetovaným tlačítkem, doteky spojeným se svorkami log 1 a 0, a pátou svorkou spojenou s první vstupní svorkou zapojení, přičemž první aretované tlačítko, doteky spojené se svorkami log 1 a 0 je spojeno s druhým logickým obvodem a přes invertor se součtovým logickým obvodem, zatímco druhý a čtvrtý logický obvod je ještě spojen s generátorem.These prior art drawbacks eliminate the circuitry for switching the digital nuclear stabilization systems and the extreme magnetic field homogeneity regulator of the nuclear magnetic resonance spectrometer, consisting of two control systems according to the invention, the primary feature of which is that the first control system is output connected through the first and second a logic circuit with a first indication system, the first input being connected to a logic product circuit, the input of which is connected to the second input of the first control system and the second and fourth terminals of the first flip-flop, while the second control system is connected via the output through the third and fourth logic circuits with a second indication circuit and a first input with a logic addition circuit provided with a second wiring input terminal and its second input with a fourth logic circuit and a third terminal of the second flip-flop whose second and fourth terminals are j interconnected and the first terminal is connected to the third non-latched button, which is connected to terminals log 1 and 0, its fifth terminal is connected to the third terminal of the first (flip-flop, which is still the first terminal connected to the second non-latched button) connected to the log 1 and 0 terminals, and a fifth terminal connected to the first input terminal of the wiring, wherein the first latched button, the contacts associated with the log 1 and 0 terminals are connected to the second logic circuit and through the inverter to the sum logic circuit; the circuit is still connected to the generator.

Hlavní předností zapojení podle vynálezu je, že vylučuje chybný zásah obsluhy pomocí sekvence spínání jednotlivých systémů, umožňuje zachování posledního stavu pomocí pamětí při vypnutém systému, dále pak nulování systémů a indikace y bezprostřed205372 ní blízkosti saturace systémů.The main advantage of the circuitry according to the invention is that it eliminates operator error by means of the switching sequence of the individual systems, allows the last state to be retained by the memories when the system is switched off, zeroing systems and indicating the immediate vicinity of system saturation.

Vynález blíže objasní přiložený výkres, na kterém je uvedeno blokové zapojení.BRIEF DESCRIPTION OF THE DRAWINGS The invention is illustrated in greater detail in the accompanying drawing, in which a block circuit is shown.

Základními obvody' zapojení podle přiloženého obrázku jsou dva regulační systémy 11 a 12. První regulační systém 11 má dva vstupy. Oba vstupy jsou spojeny s logickým součinovým obvodem 22, přičemž druhý, z těchto vstupů je současně spojen s druhou a čtvrtou svorkou D a Q prvního klopného obvodu 20, jehož první svorka T je spojena s dpuhým neáretovaným tlačítkem 3, které je doteky spojeno se svorkami log 1 a 0 a s pátou svorkou tj spojenou s první vstupní svorkou 5. Výstup prvního regulačního systému 11 je spojen přes první a druhý logický obvod 13 a 15 s prvním indikačním obvodem 17. Výstup druhého regulačního systému 12 je spojen přes třetí a čtvrtý logický obvod 14 a 16 S druhým indikačním obvodem 18. První vstup druhého regulačního systému 12 je spojen s logickým součtovým obvodem 24 opatřeným druhou výstupní svorkou 6. Druhý vstup druhého regulačního systému 12 je spojen jednak se čtvrtým logickým obvodem 16 a jednak s třetí svorkou Q. druhého klopného obvodu 21, jehož druhá a čtvrtá svorka D a Q jsou navzájem propojeny, přičemž první svorka T je spojena se třetím nearétovaným tlačítkem 4, které je doteky spojeno se svorkami log 1 a 0. Pátá svorka C druhého klopného obvodu 21 je spojena se třetí svorkou Q prvního klopného obvodu 20. Generátor 19 je spojen s druhým a čtvrtým logickým .obvodem 15 a 16. První aretované tlačítko 2 je spojeno doteky se svorkami log 1 a 0, a do uzlu s druhým logickým obvodem 15 a invertorem 23 spojeným se součinovým logickým obvodem 22. První aretované tlačítko 2 je vázáno ještě s doteky spínajícími superstabilizátor. Tato část spojení není pro vynález podstatná, proto není na obrázku zakreslena.The basic circuitry according to the enclosed figure are two control systems 11 and 12. The first control system 11 has two inputs. Both inputs are connected to a logic product circuit 22, the other of which is simultaneously connected to the second and fourth terminals D and Q of the first flip-flop 20, the first terminal T of which is connected to a non-latched pushbutton 3 which is connected to the terminals The output of the first control system 11 is coupled via the first and second logic circuits 13 and 15 to the first indicator circuit 17. The output of the second control system 12 is coupled through the third and fourth logic circuits. 14 and 16 to the second indicator circuit 18. The first input of the second control system 12 is coupled to the logic summing circuit 24 provided with the second output terminal 6. The second input of the second control system 12 is coupled to the fourth logic circuit 16 and the third terminal Q. a flip-flop 21 whose second and fourth terminals D and Q are connected to each other, wherein the first terminal T is connected to a third non-latched pushbutton 4, which is contacted by terminals log 1 and 0. The fifth terminal C of the second flip-flop 21 is connected to the third terminal Q of the first flip-flop 20. The generator 19 is connected to the second and fourth logic. The first arrest button 2 is connected by contact with terminals log 1 and 0, and to a node with the second logic circuit 15 and an inverter 23 connected to the product logic circuit 22. The first arrest button 2 is still coupled to the contacts switching the superstabilizer. This part of the connection is not essential to the invention and is therefore not shown in the figure.

Funkční podstata jednotlivých obvodů je určena požadovanými vlastnostmi. První regulační systém 11 tvoří obvod nukleárního stabilizátoru a sestává z fázového detektoru, třístavového regulátoru, tvořeného nelinearitou s pásmem necitlivosti a vratného čítače, jehož výstupy jsou na analogovou řídící veličinu převáděny číslicově analogovým převodníkem. Druhý regulační systém 12 tvoří extrémní regulátor homogenity magnetického pole. Sestává z fázového detektoru, převodníku napětí na kmitočet, řídícího logického obvodu určujícího smysl gradientu homogenity magnetického pole a z vratného čítače, jehož výstupy jsou na analogovou řídící veličinu převedeny číslicově analogovým převodníkem. PrVní a třetí logický obvod 13 a 14 je tvořen integrovaným· logickým obvodem, například hradlem· Druhý a čtvrtý logický obvod 15 a 16 tvoří například hradlo a invertor. Generátor 19 sestává z běžného logického obvodu. První a druhý klopný obvod 20 a 21 je tvořen dvojitým klopným obvodem typu D. Součinový logický obvod 22 realizuje logický součin a součtový obvod 24 logický součet. Invertor 23 sestává z logického obvodu tvořeného hradlem. · Indikační obvody 17 a 18 jsou například indikační žárovečky umís' těné v prvním a třetím tlačítku. 2 a 3.Functional nature of individual circuits is determined by required properties. The first control system 11 constitutes a nuclear stabilizer circuit and consists of a phase detector, a three-state regulator consisting of a non-linearity with a dead band and a return counter whose outputs are converted to an analog control variable by a digital to analog converter. The second control system 12 forms an extreme magnetic field homogeneity regulator. It consists of a phase detector, a voltage to frequency converter, a control logic determining the sense of the magnetic field homogeneity gradient, and a return counter whose outputs are converted to an analog control variable by a digital to analog converter. The first and third logic circuits 13 and 14 comprise an integrated logic circuit, for example a gate. The second and fourth logic circuits 15 and 16 comprise, for example, a gate and an inverter. The generator 19 consists of a conventional logic circuit. The first and second flip-flops 20 and 21 consist of a double D-flip-flop. The product logic circuit 22 realizes the logic product and the sum circuit 24 the logical sum. The inverter 23 consists of a logic circuit formed by a gate. The indicator circuits 17 and 18 are, for example, indicator lamps located in the first and third buttons. 2 and 3.

Po uvedení zapojení do provozu z prvního a druhého regulačního systému 11 a 12, respektive z jejich vratných čítačů, jsou. vedeny digitální signály nejvyšších čtyř bitů, které podávají informaci o stavu těchto regulačních systémů 11 a 12 do prvního a třetího logického obvodu 13 a 14. První a třetí logický obvod 13 a 14 reaguje na blízkost krajní hranice buď log 0 nebo log 1 nejvyšších bitů, takže na jejich výstupu se objeví úroveň log 1. Při stisknutí prvního aretovaného tlačítka 2 je ve druhém logickém obvodu 15 prováděn logický součin signálů přicházejících z prvního logického obvodu 13, z· prvního aretovaného tlačítka 2 a z generátoru 19. Výstupní signál z druhého logického olpvodu 15 je veden k prvnímu indikačnímu obvodu 17 umístěnému například v prosvětlovacím prostoru prvního aretovaného tlačítka 2. První indikační obvod 17 bliká kmitočtem generátoru 19. Tím se indikuje blízkost saturace prvního regulačního systému 11. Stejným způsobem indikuje blízkost saturace druhý regulační systém 12. Ve čtvrtém logickém obvodu 16 se provádí logický součin signálů· ze třetího logického oBvodu 14, generátoru 19 a z třetí svorky Q druhého klopného obvodu 21, který se dostává do jednotkového stavu při stisknutí třetího nearetovaného tlačítka 4, kterým se spíná druhý regulační systém 12 a to pouze v případě, že je zapojen první regulační systém 11 druhým nearetovaným tlačítkemAfter commissioning the wiring from the first and second control systems 11 and 12, respectively from their return counters, they are. the highest four bits digital signals convey the status of these control systems 11 and 12 to the first and third logic circuits 13 and 14. The first and third logic circuits 13 and 14 respond to the proximity of either the extreme 0 or log 1 of the highest bits, so that the level of log 1 appears at their output. When the first arrest button 2 is pressed, a logical product of the signals coming from the first logic circuit 13, the first arrest button 2 and the generator 19 is executed in the second logic circuit 15. The first indicator circuit 17 is flashing at the frequency of the generator 19. This indicates the near saturation of the first control system 11. In the same way, the near saturation of the second control system 12 is indicated. the logic product of the signals from the third logic circuit 14, the generator 19 and the third terminal Q of the second flip-flop 21, which comes into a unit state when the third non-latched pushbutton 4, which switches the second control system 12 only in the event that the first control system 11 is connected by a second, non-latched button

3, jímž se nastavuje první klopný obvod 20 do jednotkového stavu. Podmínkou tohoto nastavení je přítomnost signálu absorpce ze »druhé svorky D prvního klopného obvodu 20. Výstupní signál log 1 logického součinu zě čtvrtého logického obvodu 16 ovládá druhý indikační obvod 18, umístěný v prosvětlóvacím prostoru třetího nearetovaného tlačítka3, by which the first flip-flop 20 is set to the unit state. The condition of this setting is the presence of an absorption signal from the second terminal D of the first flip-flop 20. The logic product log 1 from the fourth logic circuit 16 controls the second indicator circuit 18 located in the backlight area of the third, non-latched button.

4, který počne blikat. Před započetím měření je nutno, aby vratné čítače obou regulačních systémů 11 a 12 byly nulovány. Nulování probíhá u prvního regulačního systému 11 v době, kdy není zapojen, a první aretované tlačítko 2 a druhé nearetované tlačítko 3 jsou v poloze log 0. Nulování se provádí pomocí invertorů 23 a logického součinového obvodu 22, do kterého jsou přivedeny signály ze čtvrté svorky Q prvního klopného obvodu 20, zatímco do invertorů 23 je přiveden ještě negovaný nulový signál z prvního aretovaného tlačítka 2. Při přerušení činnosti prvního regulačního systému 11 se požaduje, aby pro další činnost byl zachován poslední stav, udávaný vratným čítačem v prvním regulačním systému 11 a dále se neměnil. Proto se provádí zablokování to- , hoto vratného čítače signálem ze čtvrté svorky Q prvního klopného obvodu 20.4, which starts flashing. The return counters of both control systems 11 and 12 must be reset before starting the measurement. Resetting takes place in the first control system 11 when not connected and the first arresting button 2 and the second non-arresting button 3 are in the log 0 position. The resetting is performed by inverters 23 and a logic product 22 to which signals from the fourth terminal are fed. When the first control system 11 is interrupted, the last state indicated by the return counter in the first control system 11 is required for further operation. it did not change further. Therefore, the return counter is blocked by a signal from the fourth terminal Q of the first flip-flop 20.

Podobně u druhého regulačního systému 12 požadujeme, aby jej bylo možno nulovat před započetím měření, případně nulovat poslední stav předchozího měření. To znamená zrušit stav paměti, když jsou oba regulační systémy 11 a 12 vypnuty. Nulování se provádí buď signálem vyslaným ze druhé vstupní svorky 6, odvozeným od zapnuté sítě, nebo signálem log 1, vyslaným sepnutím třetího, nearetovaného tlačítka 4 a to v době, kdy není v činnosti první regulační systém 11 a tím není možno stlačením třetího nearetovaného tlačítka 4' sepnout druhý regulační systém 12. Logický součet obou signálů je· realizován logickým součtovým obvodem 24. Paměťový stav druhého regulačního systému 12 se získá zablokováním jeho vratných čítačů signálem log 0 z třetí svorky Q druhého klopného obvodu 21, je-li na -třetí svorce Q prvního klopného obvodu 20 signál log 1.Similarly, in the second control system 12, it is desired to be reset before the start of the measurement or to reset the last state of the previous measurement. That is, to clear the memory state when both control systems 11 and 12 are switched off. Zeroing is performed either by the signal sent from the second input terminal 6, derived from the switched on network, or by the signal 1, sent by switching on the third, non-latched button 4, when the first control system 11 is not operating and The logic sum of the two signals is realized by the logic totaling circuit 24. The memory state of the second regulating system 12 is obtained by blocking its return counters by the log 0 signal from the third terminal Q of the second flip-flop 21, if it is on the third. terminal Q of the first flip-flop 20 signal log 1.

Podmínkou provozní spolehlivosti je, že regulační systémy 11 a 12 je nutno spínat tak, že se nejprve zapojí první regulační systém 11 a potom druhý regulační systémThe condition of operational reliability is that the control systems 11 and 12 must be switched by first connecting the first control system 11 and then the second control system

12. Při chybném přehození funkce je činnost zapojení blokována. Toto zajištění je provedeno tak, že má-li být sepnutí některého z obou regulačních systémů. 11 a 12 proveditelné, musí být současně uskutečněn předchozí spínací krok. Naopak při vypínání, do- -12. If the function is switched incorrectly, the wiring is blocked. This is done in such a way that if one of the two control systems is to be switched on. 11 and 12, the previous switching step must be carried out simultaneously. On the contrary -

Claims

Subject

The circuitry for switching the digital magnetic field stabilization systems and the magnetic field homogeneity regulator, nuclear magnetic resonance spectrometer, consists of two control systems, the first of which constitutes an extreme magnetic field homogeneity regulator, characterized in that connected via the first and second logic circuits (13 and 15) to the first indicating system (17), the first input being coupled to a logic product circuit (22), the input of which is connected to the second input of the first control system (11i and second and fourth terminals). D, Q) of the first flip-flop (20), while the second control system (12) is connected to the second indication circuit (18) and the first input to the logic sum by the output via the third and fourth logic circuits (14 and 16). If the switching procedure is reversed, the car is switched off For example, before the second control system 12 is switched on, the first control system 11 and the super stabilizer have to be locked by the first arrest button 2. However, if the first control system 11 is switched off during operation, the second control system 12 is in operation, then the two control systems 11a are automatically switched off simultaneously

12. This ensures that the switching sequence is required. When the first control system 11 is turned off, its return counter goes into a memory state (disabled) when the superstabilizer is turned on, which remembers the last control state before the shutdown. By blocking the second control system 12, the last optimal correction current remains in memory of its return counter before the system is switched off ^1. Resetting the return counter of the first regulating system 11 is performed automatically by canceling the armed button 2. Resetting the return counter of the second regulating circuit 12 It is carried out after switching on the spectrometer or by pressing the third non-latched button 4 with the first control system 11 not switched on. 17, 18, which indicate that the respective control system 11 and 12 are closed. When the two control circuits 17 and 18 are closed, they do not light up when disconnected.

of the invention by its connection terminal (6) and its second input with the fourth logic circuit (16) and with the third terminal (Q) of the second flip-flop (21), the second and fourth terminals (D, Q) being interconnected and the first terminal (Tj) connected to a third non-latched pushbutton (4j) which is contacted with terminals log 1 and 0, its fifth terminal (Cj being connected to a third terminal (Q) of the first flip-flop (20) still connected to the first terminal (T) with a second non-latched contact button (3) connected to terminals log 1 and 0 and a fifth terminal (Cj connected to the first input input terminal (5) of the wiring, wherein the latched button (2j contacts connected to terminals log 1 and 0 is connected to the second logic circuit) 15) and via an inverter (23) with a sum logic circuit (22), while the second and fourth logic circuits (15 and 16) are still coupled to the generator (9).