CS204872B1 - Zapojení urychlovacího obvodu pro feritové paměti - Google Patents

Description

Vynález se týká zapojení urychlovacího obvodu pro feritové paměti, vhodného zejména pro budicí obvody blokovacích vodičů feritových pamětí,

V moderních feritových pamětích jsou jako budicí obvody blokovacích vodičů používány integrované obvody. Poněvadž nárůst blokovacích proudů musí předcházet působení výběrových proudů a indukčnost blokovacích vinutí je větší než souřadnicových výběrových vinutí, pak pro zaručení správných pracovních podmínek feritové paměti musí být zvoleno napájecí napětí obvodů budících blokovací vinutí větší, než je napětí obvodů výběrových vinutí. Tím narůstá příkon paměti a zvětšuje se složitost napájecích zdrojů. Není-li možné zvýšení napájecího napětí pro obvody budící blokovací vinuti s ohledem na mezní hodnoty integrovaných obvodů, pak je nutno zařadit mezi blokovací a výběrové signály dodatečné zpoždění. Tím se prodlouží pracovní cyklus paměti a zvyšuje se též složitost řídicích obvodů paměti.

Uvedené nevýhody odstraňuje zapojení urychlovacího obvodu podle vynálezu, jehož podstata spočívá v tom, že první konec blokovacího vodiče feritové paměti je spojen přes symetrizační transformátor s paralelní kombinací prVního omezovacího odporu a urychlovacího kondenzátoru, která je spojena s katodou druhé omezovači diody s uzemněnou anodou a současně s katodou první vazební diody, jejíž anoda je spojena s emitorem prvního výstupního tranzistoru výkonového integrovaného obvodu, jehož vstup je buzen blíže neznázorněnými obvody, přičemž kolektor výstupního tranzistoru výkonového integrovaného obvodu je přes druhý omezovači odpor připojen ns kladný pól napájecího napětí, přičemž druhý konec blokovacího vodiče feritové paměti je přes symetrizační transformátor uzemněn.

Výhodou popisovaného obvodu je urychlení nárůstu i poklesu proudu v blokovacích vodičích, přičemž při zaručení správných pracovních podmínek jsou napájecí napětí pro výběrové

204872 2 i pro blokovací obvody totožné. Je sníženo rušéní čtecích vinuti od vinutí blokovacího a urychlení spínání proudu v blokovacím vinutí umožňuje zkrácení pracovního cyklu feritové paměti. Použitím nižšího napájecího napětí je též snížen celkový příkon paměti. Zapojení rovněž zlepšuje pracovní podmínky výkonového integrovaného obvodu.

Zapo jeni urychlovacího obvodu pro feritové paměti a funkční průběhy jsou’ uvedeny na následujících obrázcích, kde obr. 1 ukazuje základní zapojení urychlovacího obvodu a obr. 2 znázorňuje funkční průběhy obvodu podle obr. 1.

Vstupní signál Uy z blíže neznázorněných obvodů je přiváděn na vstup V výkonového integrovaného obvodu 10, přičemž kolektor K výstupního tranzistoru TI výkonového integrovaného obvodu 10 je přes druhý omezovači odpor R2 spojen s kladným pólem napájecího napětí +UB. Emitor E výstupního tranzistoru TI integrovaného obvodu 10 je spojen s anodou první vazební diody Dl. jejíž katoda je připojena na katodu druhé omezovači diody D2 s uzemněnou anodou a současně je připojena na paralelní kombinaci prvního omezovacího odporu Rl a urychlovacího kondenzátoru Cl., která je spojena s jedním vstupem symetrizačního transformátoru TRI. přičemž jeho druhý vstup je uzemněn. Na výstupní svorky symetrizačního transformátoru TRI je připojeno blokovací vinutí FP feritové paměti.

V dalším je popsána funkce urychlovacího obvodu podle obr. 1 a funkční průběhy jsou na obr. 2.

Je-li vstupní napětí Uy přivedené na vstup V výkonového integrovaného obvodu 10 nulové, pak výstupní tranzistor TI je rozepnut a blokovacím vinutím FP neprotéké žádný blokovací proud Ig. Je-li na vstup V integrovaného obvodu 10 přiveden spouštěcí impuls, pak se výstupní tranzistor TI otevře a přes první vazební diody Dl. se přenese kladné napští Ujj na vstup paralelní kombinace prvního omezovacího odporu Rl a urychlovacího kondenzátoru Cl.

V blokovacím vinutí začne narůstat proud 1%, jehož nárůst je urychlován urychlovacím kondenzátorem Cl . který tvoří s indukčnosti blokovacího vodiče FP silně tlumený rezonanční obvod. První omezovači odpor Rl spolu s druhým omezovacím odporem R2 určuje ustálenou hodnotu blokovacího proudu I_z· Během nárůstu proudu se nabíjí urychlovací kondenzátor Cl na napětí Uq, napětí U_z na blokovacím vodiči PP klesá. Druhý omezovači odpor R2 snižuje výkonové zatížení výstupního tranzistoru II. nebol umožňuje dosáhnout u tranzistoru TI stavu saturace. Symetrizační transformátor TRI podstatně omezuje vznik parazitních kapacitních rušivých proudů ve feritové paměti.

Po ukončení budicího pulsu se uzavře výstupní tranzistor TI a blokovací proud se uzavírá přes druhou omezovači diodu D2. Pokles proudu je opět urychlen protinapětím na urychlovací kapacitě Cl. Protože na katodě diod je při doznívání proudu záporné napští, brání první vazební dioda Dl pomocí svého prahového napětí parazitnímu spínáni výstupního tranzistoru TI a tím se dále snižuje výkonové zatíženi integrovaného obvodu 10.

Základní zapojení podle obr. 1 je zároveň příkladem použití urychlovacího obvodu podle vynálezu pro blokovací vodič 1 bitu feritové paměti se souřadnicovým výběrem slova. Tento obvod je v paměti použit tolikrát, kolik bitů představuje jedno slovo v paměti.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení urychlovacího obvodu pro feritové paměti, vyznačující sa tím, že první konec blokovacího vodiče (FP) feritové paměti je spojen přes symetrizační transformátor (TRI) s paralelní kombinací prvního omezovacího odporu (Rl) a urychlovacího kondenzátoru (Cl), která je spojena s katodou druhé omezovači diody (D2) s uzemněnou anodou a současně s katodou první vazební diody (Dl), jejíž anoda je spojena s emitorem (E) výstupního tranzistoru (TI) výkonového integrovaného obvodu (10), přičemž kolektor (K) výstupního tranzistoru (TI) výkonového integrovaného obvodu (10) je přes druhý omezovači odpor (R2) připojen na kladný pól napájecího napětí (+UB) a druhý konec blokovacího vodiíe (PP) feritové paměti je přes symetrizaíní transformátor (TRI) uzemněn.