CS203477B1 - Zapojení pro kontrolu přenosu a parity číslicových dat - Google Patents

Description

Vynález se týká zapojení pro kontrolu přenosu a parity číslicových dat přenášených po několika spojových cestách. Kontrola přenosové cesty se uskutečňuje mezi základním blokem, a několika vnějšími bloky.

Jsou známá pouze zapojení pro kontrolu parity, u kterých se vnější blok.připojuje k základnímu bloku přes vstupní blok a výstupní blok. Součástí těchto zapojení bývá vnější generátor parity. Se vzrůstajícím počtem vnějších bloků a zvětšující se vzdáleností od základního bloku je třeba provádět kontrolu vzájemného propojení, tj. kontrolu úplnosti přenosové cesty. Dále je třeba provádět kontrolu správnosti nebo platnosti přijímaných nebo předávaných dat.

S větším počtem vnějších bloků, které jsou ve spojení se základním blokem, vzrůstá pravděpodobnost porušení úplnosti přenosových cest. Vzhledem ke složitějším propojením je dosud velmi obtížné zjišťování porušení přenosové cesty. Také identifikace, u kterého vnějšího bloku došlo k poruše přenosu, je těžší. Známá zapojení testují pouze paritu přenášených dat. Z chyby parity se složitě usuzuje na porušení spojové cesty. Změna parity mohla nastati i vlivem vnějších rušivých polí vyskytujících se v prostoru spojové cesty. Problém je řešen opakovaným vysíláním dat, až jsou přijata správně. Toto řešení vede ke značným časovým ztrátám a při hledání poruch přenosového řetězce nedává jasnou odpověčL

Tyto nevýhody odstraňuje zapojení pro kontrolu přenosu a parity číslicových dat přenášených po několika spojových cestách podle vynálezu. Zapojení sestává ze základního bloku, výstupních bloků, vnějších bloků, výstupních bloků, vnějších paritních generátorů, vnitřního paritního generátoru, ovládacích obvodů, pamětí parity, pamětí přenosu, hradel, klopného obvodu a ze součtových členů.,Jeho podstata spočívá v tom, že první hromadný vý203477 stup základního bloku je spojen s hromadným vstupem každého vstupního bloku. Řídicí vstup každého vstupního bloku je spojen s přiřazeným řídicím výstupem základního bloku.

r

Hromadný výstup každého vstupního bloku je spojen s hromadným vstupem přiřazeného vnějSího bloku. První hromadný výstup každého vnějšího bloku je spojen s hromadným vstupem přiřazeného výstupního bloku. Hromadný výstup každého výstupního bloku je spojen s hromadným vstupem vnitřního paritního generátoru a s hromadným vstupem základního bloku. Druhý hromadný výstup základního bloku je spojen s hromadným vstupem každého Ovládaeího obvodu.

Hradlovací výstup každého ovládacího obvodu je spojen se třetím vstupem přiřazeného hradla. Druhý vstup každého hradla je spojen s výstupem přiřazené paměti parity. Zápisový vstup každé paméti parity je spojen se zápisovým výstupem přiřazeného ovládacího obvodu.

Nulovací výstup každého ovládacího obvodu je spojen s nulovacím vstupem přiřazené paměti parity a s nulovacím vstupem přiřazené paměti přenosu. Zápisový vstup každé paměti přenosu je spojen se stavovým výstupem přiřazeného výstupního bloku. Přenosový výstup každého výstupního bloku je spojen s datovým vstupem přiřazené paměti přenosu. Výstup každé paměti přenosu je spojen s prvním vstupem přiřazeného hradla. Výstup každého hradla je spojen s přiřazeným vstupem druhého součtového členu. Výstup druhého součtového členu je spojen s informačním vstupem klopného obvodu. Zápisový vstup klopného obvodu je spojen se zápisovým výstupem základního bloku.

Nulovací výstup základního bloku je spojen s nulovacím vstupem klopného obvodu. Výstup klopného obvodu je spojen s informačním vstupem základního bloku. Každý hradlovací výstup základního bloku je spojen s hradlovacím vstupem přiřazeného výstupního bloku. Paritní výstup každého výstupního bloku je spojen s přiřazeným vstupem prvního součtového členu. Výstup prvního součtového členu je spojen s paritním vstupem vnitřního paritního generátoru. První výstup vnitřního paritního generátoru je spojen s informačním vstupem každé paměti parity.

Druhý výstup vnitřního paritního generátoru je spojen s paritním vstupem základního bloku. Informační výstup základního bloku je spojen s informačním vstupem každého vstupního bloku. Paritní výstup každého vstupního bloku je spojen s paritním vstupem přiřazeného vnějšího paritního generátoru. Výstup každého vnějěího paritního generátoru je spojen s paritním vstupem přiřazeného výstupního bloku. Hromadný vstup každého vnějěího paritního generátoru je spojen s druhým hromadným vstupem přiřazeného vnějěího bloku.

Výhody vynálezu spočívají v tom, že. každému vnějšímu bloku je přiřazena vždy jedna paměť parity a jedna paměť přenosu umožňující záznam informace o paritě a přenosu, a to u odpovídajícího vnějšího bloku. Dále je ke každému vnějšímu bloku přiřazen vždy jeden ovládací obvod a jedno hradlo, čímž se jednoduchým způsobem zajišťuje jednoznačnost činnosti pamětí. Zapojení umožňuje testování přenosu a parity spojové 'cesty a uchování této informace. Testovat spojovou cestu je možno při každém přenosu nebo periodicky na požádání. Zapojeni umožňuje rychlé a snadné nalezení porušené spojové cesty a zároveň umožňuje přenos dat zajištěný paritou. Rychlá identifikace chyb a jejich rychlé náprava vede ke značným časovým úsporám a včasnému nalezení náhradní spojové cesty mezi vnějšími bloky spolupracujícími se základním blokem.

Příklad uspořádáni podle vynálezu je znázorněn v blokovém schématu na připojeném výkresu. Jednotlivé bloky zapojení je možno charakterizovat takto. Základní blok 1. je sestaven z logických číslicových integrovaných obvodů, jako jsou hradla, čítače, klopné obvody, posuvné registry, paměťové obvody. Zajišťuje provádění věech základních řídicích funkci. Vstupní bloky 2.1 2.₂ až 2,_n jsou stejného charakteru a jsou složeny z logických integrovaných obvodů paměťového charakteru, např. klopných obvodů. Slouží k uchování přenášených dat.

• Vnější bloky ^až 2n >)^{sou razn}^ zařízení, např. tiskárna, psací stroj, snímač děrné pásky a jiná i složitější zařízení nebo celky. Slouží ke spojeni obsluhy se základním bio3 kem. Výstupní bloky 4,, £₂ ^až 4i >^^{sou ste}3^ného charakteru a jsou sestaveny z logických integrovaných obvodů paměťového charakteru, např, klopných obvodů a z hradel. Slouží k uchování výstupních dat. Vnější paritní generátory ί·\» í₂ ^{až a} paritní generátor 6 jsou sestaveny z integrovaných generátorů parity, a to podle délky přenášené informace. Doplňují výstupní data paritním bitem. Ovládací obvody 2,, 2g áž 2_n jsou realizovány z logických hradel a klopných obvodů V integrované- verzi.

Řídi činnost paměti 8,, 8₂ až g_n parity a paměti 2, , až přenosu. Paměti 8,, 8g až 8_n parity a paměti 2,, Šg ^a^ přenosu jsou stejného typu a jsou sestaveny z integrovaných logických hradel a klopných obvodů. Slouží k uchování informace o paritě a informace o přenosu. Hradla 10,, 1On až 10^ jsou dvoustupová hradla realizovaná jako integrované obvody. Slouží k výběru informací na výstupech pamětí 8,, 8g až 8^ parity a na výstupech pamětí

2., 2.2 ^až 2_n přenosu. Klopný obvod 20 je integrovaný klopný obvod typu D. Slouží k uchování informace o chybě parity nebo informace o chybě přenosu. První součtový člen 30 a druhý součtový člen 40 je realizován zapojením integrovaných hradel s otevřeným kolektorem.

První součtový člen 30 slouží ke sdružování informací o paritě. Druhý součtový člen 40 sdružuje informace o přenosu.

Zapojení jednotlivých bloků je provedeno takto. První hromadný výstup 11 základního bloku 2 je spojen s hromadným vstupem 21,, 21 ₂ až 21_p každého vstupního bloku 2, , 2₂ až 2_n· Řídicí vstup 25,, 25^ až 25_n každého vstupního bloku 2, , 2_g až 2^ je spojen s přiřazeným řídicím výstupem 22.·), H2 ^a^ lín základního bloku 2· Hromadný výstup 22,, 22n až 22_n každého vstupního bloku 2,, Ž₂ až je spojen s hromadným vstupem 31,, 31₂ až 31_n přiřazeného vnějšího bloku 2,, 2-2 ^až 3^

První hromadný výstup 32,, 32₂ až 32_n každého vnějšího bloku J,, ^až An 3^{e s}P°3^en s hromadným vstupem 41,. 412 až 41n přiřazeného výstupního bloku 4, j 42 ^až 4n· Hromadný výstup 42,, 42g až 42^ každého vnějšího bloku 4,, 42 ^až 4_n 3® spojen s hromadným vstupem 62 vnitřního paritního generátoru 6 a s hromadným vstupem 13 základního bloku 2· Druhý hromadný výstup 14 základního bloku 2 3® spojen s hromadným vstupem 22,> 71n ®ž 2i_n každého ovládacího obvodu 2,, 1₂ ^a% 2n'

Hradlovací výstup 72, , 72₂ až 72_n každého ovládacího obvodu 2, > Ί.2 ^a® 3® spojen se třetím vstupem 104,. 104₂ až 104_n přiřazeného hradla.10,, 10₂ až 2θ_η· Druhý vstup 103,,

103o až 103_n každého hradla 1 0,, 10n až 10_n je spojen s výstupem 84,, 84n až 84_n každé paměti 8,, 8g až 8_n parity. Zápisový vstup 82,, 82 ₂ až 82^ každé paměti 8,, 8₂ až 8_n parity je spojen se zápisovým výstupem 24,1 24₂ ^až 24n přiřazeného ovládacího obvodu 2l > 22>až 2n· Nulovací výstup 22, , 73n až *73n každého ovládacího obvodu 2, 1 I2 ^a^ 2-n 3^{e s}P°3®ⁿ s nulovacím vstupem 82,, 83 n až 83K přiřazené paměti g,, g₂ až 8^ parity a s nulovacím vstupem 93,, 93₂ až 93 přiřazené paměti 2,, 2g až přenosu.

Zápisový vstup 92,, 92₂ až 92_fl každé paměti 2,, g₂ až 2_n je spojen se stavovým výstupem

44., 442 ^až P^{řiřazeného} výstupního bloku 4,, 42 ^až 4η· Přenosový výstup 45,, 45 n až 45n každého výstupního bloku 4,> 42 ⁰ž 4η 3® spojen s datovým vstupem 91, , 91n až 91 přiřazené paměti 2, > g2 až 2_n přenosu. Výstup .94,, 94n až 94_n každé paměti 2, > ^2 ^až 2-_a Přenosu je spojen s prvním vstupem 102,, 102₂ až 102^ přiřazeného hradla 10,, 10₂ až 10^.

Výstup 101,. 101₂ až 22i_n každého hradla 10,, 1 On až 10^ je spojen s přiřazeným vstupem 40,, 40₂ až 40_n druhého součtového členu -JO· Výstup 140 druhého součtového členu 40 je spojen s informačním vstupem 201 sklopného obvodu 20. Zápisový vstup 202 klopného obvodu 20 je spojen se zápisovým výstupem 18 základního bloku 2· Nulovací výstup 19 základního bloku 2 je spojen s nulovacím vstupem 203 klopného obvodu 2,0. Výstup 204 klopného obvodu 20 je spojen s informačním vstupem 15 základního bloku 2· Každý hradlovací výstup 12,» 12₂ až 12_n základního bloku 2 3® spojen s hradlovacím vstupem 47,> 47n až 47_ň přiřazeného výstupního bloku 4,, 4₂ až 4n«

Paritní výstup » 46₂ až 46_n každého výstupního bloku 4,> Ag®® Á_n 3® spojen s přiřazeným vstupem 30,. 30₂ až 30_n prvního součtového členu JO. Výstup 130 prvního součtového členu 30 je spojen s paritním vstupem 61. vnitřního paritního generátoru 6. První výstup 63 vnitřního paritního generátoru 6 je spojen s informačním vstupem 81,, 81* až 81 _n každé paměti g.| , §2 až 8_n parity. Druhý výstup 64 vnitřního paritního generátoru 6 je spojen s paritním vstupem 111 základního bloku i· Informační výstup 16'základního bloku J je spojen s informačním vstupem 24, , 24₂ až 24_u každého vstupního bloku 2., , 2₂ až 2._n.

Paritní výstup 23,, 23₂ až 23_n každého vstupního bloku 2, 2₂ až 2^ je spojen s paritním vstupem 53,, 53₂ až 53 přiřazeného vnějšího paritního generátoru g,1 Žg ^a® 5^· Výstup 52, , 52₂ až 52_n každého vnějšího paritního generátoru g,, g₂ až g_n je spojen s paritním vstupem 43,, 4I₂ až 43_a přiřazeného výstupního bloku 4, , 4₂, 4_n· Hromadný vstup 51, , 51 až 51 každého vnějšího paritního generátoru 5.,, g₂ až 2^ 3® spojen se druhým hromadným výstu pem 33,, 33₂ až 33 přiřazeného vnějšího bloku J, , J₂ až J_n·

Zapojení pro kontrolu přenosu a parity číslicových dat přenášených po několika spojových cestách pracuje takto:

Základní blok J je ústředním blokem zapojení a je schopen spolupracovat vždy pouze . s jedním z vnějších bloků J,, J₂ až J^. První součtový člen 30 sdružuje informace o paritě dat na všech výstupních blocích 4,, 4₂ ^a® 4_n· 2 výstupu 130 prvního součtového členu JO se informace o paritě dostává do vstupu 61 vnitřního paritního generátoru 6. Dále se parita dostává z vnitřního paritního generátoru 6 do všech pamětí 8,, g₂ až 8^ parity, a to přes jejich informační vstupy 81,. 81₂. 8^. Druhý výstup 64 vnitřního paritního generátoru g posílá informaci o paritě do paritního vstupu 111 základního bloku J.

Informace o stavu přenosu nebo parity na libovolném vnějším bloku J,, J₂ až J_n se testuje pomocí klopného obvodu 20. Základní blok J získává stav klopného obvodu 20 informačním vstupem 15 přes výstup 204 klopného obvodu 20. Zápis do klopného obvodu 20 řídí základní blok J svým zápisovým výstupem 18, který vede ovládací signál do zápisového vstupu 202 klopného obvodu 20. Nulování klopného obvodu 20 provádí základní blok J přes svůj nulovací výstup 19 a přes nulovací vstup 202 klopného obvodu 20.

Užitečná informace o stavu přenosu nebo o paritě se do klopného obvodu 20 dostává jeho informačním vstupem 201 a to z výstupu 140 druhého součtového členu 40. který sdružuje informace ze všech výstupů 101,, 101₂ až 101_β všech hradel JO,, 10₂ až 10_n. Ke každému vnějšímu bloku J,, J₂ až J_n je přiřazen jeden vstupní blok 2,, 2₂ až g_n, jeden výstupní blok i , J₂, až jeden vnější paritní generátor g,, g₂ až g_n, jedno hradlo 10,. JO* až JO^J jedna paměť 8, , 8g až 8_n parity, jedna .paměť g,, g₂ až přenosu a jeden ovládací blok 2,, 2.₂ až 2n· Vstupní bloky 2,, 2g až 2_n a výstupní bloky 4,, J₂ až 4_n uchovávají data podle potřeb základního bloku J podle charakteru vnějšího bloku J,, J₂ až J^ po nezbytně nutnou dobu. Vzhledem k tomu, že základní blok J koresponduje vždy pouze s jedním vnějším blokem J,, J₂ až J_n, popis se dále omezuje na celek související s prvním vnějším blokem J,.

Z prvního hradlovacího výstupu 11 základního bloku J se data dostávají do prvního vstupního bloku 2, přes jeho hromadný vstup 21,. První vstupní blok 2, je ovládán signály z prvního řídicího výstupu 17, a ze základního bloku J. Signály vstupují do řídicího vstupu 25, prvního vstupního bloku g,. Z informačního výstupu 16 základního bloku . J se předává parita přenášených dat do informačního vstupu 24, prvního vstupního bloku 2,. Data vystupující z hromadného výstupu 25, prvního vstupního bloku 2, se přesouvají do hromadného vstupu JJ, prvního vnějšího bloku J,.

Zde jsou buS data zpracovávána nebo první vnější blok J, vykonává odpovídající činnost. Data, která vystupují na prvním hromadném výstupu J2, prvního vnějšího bloku J,, v3tupují do hromadného vstupu JJ, prvního vstupního bloku J,, který je ovládán přes svůj hradlovací vstup 42,· Řídicí signály pro tento blok vystupují z prvního hradlovacího výstupu J2, základního bloku i· Hromadný výstup 42, prvního výstupního bloku 4, posílá data zpět do hromadného vstupu 13 základního bloky i· Hromadné výstupy 42,’, 42g až 42_n vedou do téhož hromadného vstupu 13 základního bloku 1,. ale protože základní blok i spolupracuje vždy s jedním z vnějších bloků. 2, » 3₂ ^n’ ^sP°3^ení jednoznačné. Paritní výstup 23, prvního vstupního bloku 2, posílá informaci o paritě dat do paritního vstupu 53, prvního vnějšího paritního generátoru .

Druhý hromadný výstup 33, prvního vnějšího bloku 2, posílá přijaté data do hromadného vstupu 52] prvního vnějšího paritního generátoru 5]· Tento generátor zpracovává přijatá data a paritu. Výsledkem je obnovený nebo opravený signál parity, který vystupuje na výstupu 52 prvního vnějšího paritního generátoru 5]· Informace o paritě postupuje do paritního vstupu 42] prvního výstupního bloku 4]. Dále se informace o paritě přesunuje z paritního výstupu 46, prvního výstupního bloku 4] do prvního vstupu 30, prvního součtového členu 30 a dále již výše popsaným způsobem. Informace o stavu přenosové cesty se dostává z přenosového výstupu 45] prvního výstupního bloku 4] do datového vstupu 91, první pamšti 2., přenosu.

Zápis se provádí signálem ze stavového výstupu 44, prvního výstupního bloku 4] do zápisového vstupu 92, první paměti 5] přenosu. Zápis do první paměti 8] parity se provádí signálem do jejího zápisového vstupu 82, ze zápisového výstupu 74, prvního ovládacího obvodu I,. Signál z nulovacího výstupu 73, prvního ovládacího bloku 2] nuluje jednak první parně? 8, parity do jejího nulovacího vstupu 83, a první parně? 2, přenosu do jejího nulovacího vstupu 93 . Výstup 84, první paměti 8, parity vede informaci o paritě do druhého vstupu 103] prvního hradla 10,. Výstup 94, první paměti 2, přenosu vede informaci o přenosu do prvního vstupu 102, prvního hradla JO.,. První hradlo 10, je ovládáno signálem z hradlovacího výstupu 72, prvního ovládacího bloku 2] do jeho třetího vstupu 104]. Výstup 101, prvního hradla 10] vede informaci o paritě nebo o přenosu do prvního vstupu 40, druhého součtového členu 40. První řídicí obvod 2, dostává pokyny.pro svoji činnost přes hromadný vstup 21, z druhého hromadného výstupu 14 základního bloku J_. Zapojení svojí činností a uspořádáním umožňuje testovat přenosovou cestu jak po stránce.parity, tak i po stránce úplnosti.

Zapojení pro kontrolu přenosu a parity číslicových dat po několika spojových cestách se využije v řídicí jednotce pro ovládání a řízení obráběcích strojů nebo pro řízení obráběcích center.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení pro kontrolu přenosu a parity číslicových dat přenášených po několika spojových cestách, vyznačující se tím, že první hromadný výstup (11) základního bloku (1) je spojen s hromadným vstupem (21], 21g až 21^) každého vstupního bloku (2], 2g až 2_n), jehož řídicí vstup (25], 252 až 25_n) je spojen s přiřazeným řídicím výstupem (17,, 17g až 17 ) základního bloku (1) a hromadný výstup (22,, 22g až 22_n) každého vstupního bloku (2,, 2g až 2_R) je spojen s hromadným vstupem (31,, 31₂ až 31_n) přiřazeného vnějšího bloku (3,, 3₂ až 3_n), jehož první hromadný výstup (32,, 32g až 32_n) je spojen s hromadným vstupem (41,, 42g až 41_n) přiřazeného výstupního bloku (4,, 4₂ až 4_n), jehož hromadný výstup (42,, 42g až 42_n) je spojen s hromadným vstupem (62) vnitřního paritního generátoru (6) a s hromadným vstupem (13) základního bloku (1), jehož druhý hromadný výstup (14) je spojen s hromadným vstupem (71,, 71₂ až 71_n) každého ovládacího obvodu (7,, 7₂ až 7 ), jehož hradlovaoí výstup (72,, 72g až 72_n) je spojen se třetím vstupem (104,, 104₂ až 104_n) přiřazeného hradla (10,, 10₂ až 10_n), jehož druhý vstup (103,, 103₂ až l03_n) je spojen s výstupem (84,, 84g ^až 84_n) přiřazené pamětí (8,, 8g až 8_n) parity, jejíž zápisový vstup (82,, 82g až 82_n) je spojen se zápisovým vstupem (74,, 74g až 74_R) přiřazeného ovládacího obvodu (7,, 7₂ až

   7_n) , jehož nulovaeí výstup (73,» 73g až 73_n) je spojen s nulovacím vstupem (83,, 83g až

   83_n) přiřazené pamšti (8,, 8g až 8^) parity a-s nulovacím vstupem (93,, 93g až 93_ft) přiřazené

   203477 6 paměti (9f, 9g až 9_n)přenosu, jejíž zápisový vstup (92,, 92_g až 92_β) je spojen se stavovým výstupem (44,, 442 až 44_n) přiřazeného výstupního bloku (4,, 42 až 4_n), jehož přenosový výstup (45,, 45₂ až 45_n) je spojen s datovým vstupem (91,, 91₂ až 91_R) přiřazené paměti (9,, 9₂ až 9 ) přenosu, jejíž výstup (94,, 94₂ až 94_n) je spojen s prvním vstupem (102,,

   102g až 102^) přiřazeného hradla (10,, 10₂ až 10^), jehož výstup (101,, 101₂ až 101_R) je spojen s přiřazeným vstupem (40,, 40g až 40_n) druhého součtového členu (40), jehož výstup (140) je spojen s informačním vstupem (201) klopného obvodu (20), jehož zápisový vstup (202) je spojen se zápisovým výstupem (18) základního bloku (1), jehož nulovací výstup (19) je spojen s nulovaoím vstupem (203) klopného obvodu (20), jehož výstup (204) je spojen s informačním vstupem (15) základního bloku (1), jehož každý hradlovacl výstup (12,, 12₂ až 12_n) je spojen s hradlovačím vstupem (47,, 4?2 až 47_n) přiřazeného výstupního bloků (4,, ^2- jehož paritní výstup (46,, 46₂ až 46_n) je spojen s přiřazeným vstupem (30,, 30₂ až 30_n) prvního součtového členu (30), jehož výstup (130) je spojen s paritním vstupem (61) vnitřního paritního generátoru (6), jehož první výstup (63) je spojen s informačním vstupem (81,, 81₂ až S1_n) každé paměti (8,, 8₂ až 8_n) parity, přičemž druhý výstup (64) vnitřního, paritního generátoru (6) je spojen s paritním vstupem (111) základního bloku (1), jehož informační výstup (16) je spojen s informačním vstupem (24,, 24₂ až 24_n) každého vstupního bloku (2,, 2g až 2_n), jehož paritní výstup (23,, 23₂ až 23_n) je spojen s paritním vstupem (53,, 53₂ až 53_n) přiřazeného vnějšího paritního generátoru (5,, 52 θ2 5_n), jehož výstup (52,, 52g až 52_n) je spojen s paritním vstupem (43,, 43₂ až 43_n) přiřazeného výstupního bloku (4,, 4₂ až 4_n) a hromadný vstup (51,, 51₂ až 51_n) každého vnějšího paritního generátorů '(5, > 52 áž 5^) je spó'j'eft 'sé druhýiá-hromádhým-vstupéíB· (33,/ ·332' ^:θζ 33_n) přiřazeného vnějšího bloku (3,, 32 až 3_n).