CS201617B1

CS201617B1 - Connection of the indicator of logical states

Info

Publication number: CS201617B1
Application number: CS259277A
Authority: CS
Inventors: Frantisek Boehm; Josef Kuna; Zdenek Purkrabek
Original assignee: Frantisek Boehm; Josef Kuna; Zdenek Purkrabek
Priority date: 1977-04-19
Filing date: 1977-04-19
Publication date: 1980-11-28

Description

Vynález se týká zapojení zkoušečky logických stavů signálů s optickou indikací v sítíchBACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to the connection of a logic state tester with optical indication in networks

TTL.TTL.

V dosud známých zapojeních se k rozlišení testované úrovně používá komplementárních zesilovačů, popřípadě rozdílného zisku v obou větvích pro indikaci úrovní L a H. Tyto obvody potřebují ke správné funkci nastavení pracovních bodů, což přináší problémy se stabilitou, při oživování apod. Kromě toho jsou tato zapojení většinou dosti složitá.In previously known circuits, complementary amplifiers are used to distinguish the tested level, or different gains in both branches are used to indicate the L and H levels. These circuits need to set the working points to function properly, which brings stability, recovery and so on. involvement is usually quite complex.

Tyto nevýhody odstraňuje zapojení zkoušečky logických stavů s optickou indikací v sítích TTL, jehož podstata spočívá v tom že vstup signálu je spojen s uzlem spojeným se dvěma paralelními větvemi, z nichž první paralelní větev je tvořena sériovým spojením první diody, připojené anodou do uzlu a katodou k bázi tranzistoru vodivostního typu NPN, jehož koléktor je spojen se vstupem prvého hradla a druhé diody, spojené anodou s emitorem tranzistoru a katodou s bodem nulového potenciálu, zatímco druhá paralelní větev je tvořena diodou spojenou katodou s uzlem a anodou se vstupem druhého hradla.These disadvantages are eliminated by the connection of a logic state tester with optical indication in TTL networks, which is based on the fact that the signal input is connected to a node connected to two parallel branches, of which the first parallel branch consists of serial connection of the first diode connected by anode to node and cathode to a base of a conductive type NPN whose collector is coupled to the input of the first gate and the second diode connected by the anode to the transistor emitter and the cathode to the zero potential point, while the second parallel branch is formed by the diode connected cathode to the node and the anode to the second gate input.

Pokrok dosažený vynálezem spočívá v tom, že popsaný prahový obvod umožňuje sestrojit logickou zkoušečku s výbornými dynamickými vlastnostmi, vyhovující přesností a stabilitou. Zapojení je velice jednoduché a při oživování není třeba nic nastavovat.The progress achieved by the invention is that the described threshold circuit makes it possible to construct a logic tester with excellent dynamic properties satisfying accuracy and stability. The connection is very simple and there is no need to adjust anything during the recovery.

Vynález je zobrazen na přiloženém výkrese, který představuje schéma zapojení zkoušečky logických stavů.The invention is illustrated in the accompanying drawing, which is a schematic diagram of a logical state tester.

U zapojení zkoušečky logických stavů s optickou indikací v sítích TTL je testovaný signál v uzlu 1 rozdělen do dvou paralelních větví 2 a 2* První paralelní větev 2 je tvořena sériovým spojením první diody £, připojené anodou do uzlu χ a katodou k bázi tranzistoru 2 ^a druhé diody 2 spojené anodou s emitorem tranzistoru 2 ^a katodou s bodem nulové201 617In a TTL optic logic tester, the node 1 test signal is divided into two parallel branches 2 and 2. * The first parallel branch 2 consists of a serial connection of the first diode 6 connected by the anode to node χ and the cathode to the base of transistor 2 ^and a second diode 2 connected by an anode to the emitter of transistor 2 ^{and a} cathode to a zero point201 617

201 017 ho potenoiálu, Kolektor tranzistoru Ji je spojen se vstupem prvého hradla 6. Druhá paralelní větev 2 3® tvořena diodoujg spojenou katodou s uzlem 1 a anodou 8 vstupem druhého hradla 2· Obvody indikace /nezakresleno/ jsou připojeny k výstupům prvého hradla £ ^a druhého hradla 2·The second parallel branch 23 is formed by a diode-coupled cathode with node 1 and anode 8 by the second gate 2 input. The indication circuits (not shown) are connected to the outputs of the first gate ^. second gate 2 ·

Zapojení zkouěečky logických stavů používá k rozlišení testovanyo^ⁿubytků na PN přecho dech. Logická zkoušečka rozlišuje tři úrovně vstupního napětí. Pro indikaci hodnoty logická nula je třeba, aby napětí na vstupu druhého hradla 2 bylo menší než rozhodovací úroveň TTL, tj. 1,4 V. Vzhledem k tomu, že v cestě signálu je zapojena dioda 8, musí hýt vstupní napětí menší o úbytek na této diodě, t.j.Involvement zkouěečky logic state used to distinguish tested ^ ⁿ drops on the PN Přech breath. The logic tester distinguishes three levels of input voltage. To indicate the logic zero value, the voltage at the second gate input 2 should be less than the TTL decision level, i.e. 1.4V. Since the diode 8 is connected in the signal path, the input voltage must be less by this diode, ie

U_L . - 1,4 - 0,7 - 0,7 V.U _L. - 1.4 - 0.7 - 0.7 V.

Při splnění této podmínky je v činnosti indikační obvod, zapojený na výstup hradla^9 logická nula.When this condition is met, the indicator circuit connected to the gate output 19 is a logic zero.

Hodnota logická jedna se indikuje obvodem, připojeným na výstup prvého hradla 6, a to tehdy, je-li sepnut tranzistor 2» ^K tomu je třeba, aby vstupní napětí bylo větší, než je součet úbytků na přechodech první diody £ a druhé diody £ a přechodu B - E tranzistoru 2' tj.The value of logic one is indicated by the circuit connected to the output of the first gate 6 when the transistor 2 is closed. ^To do this, the input voltage must be greater than the sum of the drops at the transitions of the first diode £ and the second diode £ a transition B - E of transistor 2 'ie.

U_H - 3 x 0,7 = 2,1 V,U _H - 3 x 0.7 = 2.1 V,

V případě, že napětí v uzlu 2 nesplňuje žádnou z uvedených podmínek, popřípadě není-li vstup připojen k měřenému obvodu, například nedokonalý kontakt nebo vysoký výstupní odpor zdroje signálu, není v činnosti žádná z indikačních větví.If the voltage at node 2 does not meet any of these conditions, or if the input is not connected to the circuit under test, for example an imperfect contact or high output resistance of the signal source, none of the indicator strings is operating.

Přesnost prahových úrovní vstupního obvodu je pro potřebu zkoušeČky dóstačujíoíj výhodné je, že zapojení má obdobnou strukturu jako TTL. Z toho plyne, že případné teplotní drifty a offset způsobený tolerancí napájecího napětí se projeví obdobně jako v testovaném zařízení. Prahový obvod podle vynálezu neobsahuje žádné pasivní prvky, které by ovlivňovaly .dynamické vlastnosti zkouěečky.The accuracy of the threshold levels of the input circuit is sufficient for the needs of the test. It is advantageous that the circuit has a similar structure as TTL. This implies that any potential temperature drifts and offset caused by the supply voltage tolerance will be reflected similarly to the equipment under test. The threshold circuit according to the invention does not contain any passive elements which would affect the dynamic properties of the tester.

Claims

OBJECT OF THE INVENTION

Connection of logical state tester with optical indication in TTL networks, characterized in that the signal input is connected to a node (1) connected to two parallel branches (2 and 3), of which the first parallel branch (2) consists of a serial connection of the first diode / 4), connected by an anode to the node (1) and cathode to the base of the conductor type NPN (5), whose collector is connected to the input of the first barrier (6), and the second diode (7) connected by anode to the emitter of the transistor and a cathode with a zero potential point, while the second parallel branch (3) is formed by a diode (8) connected by a cathode with a node (1) and an anode with a second gate input (9).