CS201392B1 - Zapojení pro potlačení rušivých jevů na náběžné a závěrné hraně řídicího impuleu - Google Patents
Zapojení pro potlačení rušivých jevů na náběžné a závěrné hraně řídicího impuleu Download PDFInfo
- Publication number
- CS201392B1 CS201392B1 CS822678A CS822678A CS201392B1 CS 201392 B1 CS201392 B1 CS 201392B1 CS 822678 A CS822678 A CS 822678A CS 822678 A CS822678 A CS 822678A CS 201392 B1 CS201392 B1 CS 201392B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- flop
- input
- flip
- monostable flip
- circuit
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Zapojení pro potlačení rušivých jevů na náběžné a závěrné hraně řídícího impulsu. Zapojení sestává ze dvou monostabilníoh klopných obvodů, přímý spouštěcí vstup prvního, propojený s invertujíoím spouštěcím vstupem druhého tvoři vstup zapojení. Přímé výstupy jsou připojeny k nastavovacímu vstupu a nulovacímu vstupu bistabilního klopného obvodu. Blokovací vstupy prvního a druhého monostabilního klopného obvodu a jejich invertované výstupy jsou vzájemně propojeny. Nový a vyšší účinek vynálezu spočívá v tam, že pomocí několika aktivních prvků lze s minimálními náklady vyloučit rušivé impulsy vznikající ve spojovacím vedení mezi počítačem a děrovačkou děrné pásky nebo jinými zařízeními. Zapojení lze použít i pro potlačení těchto rušivých jevů obecně, takže lze použit pro spojení počítače i s jinými periferními zařízeními, v soustavách s pulsní kódovou modulací apod.
Description
Vynález ee týká zapojení pne potlačení rušivých jevů na náběžné a závěrné hnané řídicího impulsu, zejména rušivých jevů vznikajících při přenosu řídicích impulsů dlouhým vedením mezi počítačem a děrovačkou děrné pásky·
Iři připojení děrovačky děrné pásky k počítači dlouhým vedením dochází k odrazům řídloíoh impulsů na Impedančně nepřizpůsobených koncích tohoto vedení, popřípadě ke zkreslení nábšžných a závěrných hran řídicích impulsů z jiných důvodů· Odražené impulsy jsou potom děrovačkou chybně vyhodnoceny, oož vede buá k přerušení procesu děrování, nebo k vyděrování chybného znaku*
Odrazy impulsů ve vedení se dosud potlačovaly zmenšováním výstupní impedance počítače pomocí emitořových sledovačů a vedení muselo být zakončeno charakteristickou impedancí, která se musela pro každé vedení zjišťovat· Popsané řešení je náklad né a časově náročné.
Úkolem vynálezu je konstrukce zapojení, které umožní odstranění nedostatků známých řešení, zejména použití emitořových sledovačů a měření impedance vedení při každé jeho výměně nebo úpravě·
Uvedený úkol je vyřešen zapojením pro potlačení rušivých jevů na náběžné a závěrné hraně řídicího impulsu, jehož podstata podle vynálezu spočívá v tom, že sestává z prvního monostabilního klopného obvodu, jehož přímý spouštěcí vstup propojený s invertujíoím spouštěcím vstupem druhého monostabilního klopného obvodu tvoří vstup zapojení, přičemž přímé výstupy monostabilních klopných obvodů jsou připojeny k nastavovacímu vstupu a nulovacímu vstupu bistabilního klopného obvodu, jehož výstup tvoří výstup zapojení, přičemž invertovaný výstup prvního monoetabilního klopného obvodu je spojen s blokovacím vstupem druhého monostabilního klopného obvodu, jehož invertovaný výstup je spojen s blokovacím vstupem prvního monostabilního klopného obvodu·
Nový a vyšší účinek vynálezu spočívá v tom, že pomocí několika aktivních prvků lze s minimálními náklady vyloučit rušivé impulsy vznikající ve spojovacím vedení mezi počítačem a děrovačkou děrné pásky nebo jinými zařízeními·
Podstata vynálezu je v dalším objasněna na neomezujícím příkladu jeho provedení, který je popsán pomocí výkresů, kdo na obr· 1 je znázorněno blokové schéma zapojení podle vynálezu, na obr· 2 jsou znázorněny průběhy signálů v jednotlivých bodech zapojení z obr· 1.
Na obr* 1 je znázorněno blokové schéma zapojení podle vynálezu, které sestává z prvního monostabilního klopného obvodu 1 a druhého monostabilního klopného obvodu 2, přičemž přímý spouštěcí vstup 11 prvního monostabilního klopného obvodu 1 a invertuj ící spouštěcí vstup 21 druhého monostabilního klopného obvodu které jsou navzájem propojeny, tvoří vstup zapojení v přímém výstupu 13 prvního monostabilního klopného obvodu 1 je připojen nastavovací vstup 31 bistabilního klopného obvodu 2» jehož nulovací vstup 32 je připojen k přímému výstupu 2£ druhého mono201 3S2 stabilního klopného obvodu 2. Invertovaný výstup 14 prvního monostabilního klopného obvodu 1 jo spojen s blokovacím vstupem 22 druhého monostabilního klopného obvodu 2, jehož invertovaný výstup 2_£ je spojen s blokovacím vstupem 12 prvního manostabil níhe klopného obvodu 1» Výstup 33 bistabilního klopného obvodu 2 potaš tvoří výstup celého zapojení·
Sa obr· 2 jsou znázorněny průběhy signálů v Jednotlivých bodeoh zapojení· to je průběh 2a na vstupu zapojení* například na přímá· spouštěcím vstupu 11 monostabilnlho klopného obvodu 1, průběh 2b na přímém výstupu 13 a průběh 2o na invertovaném výstupu 14 prvního monostabilního klopného obvodu 1, průběh 2d na přímém výstupu 23 a průběh 2e na Invertovaném výstupu 24 druhého monostabilního klopného obvodu a konečně průběh 2f na výstupu 33 bistabilního klopného obvodu 2» to, je na výstu “ i pu celého zapojení· Znázorněný průběh 2f se vyskytne v případě* že se použije přímého výstupu bistabilního klopného obvodu 2·
Činnost zapojení podle vynálezu je v souladu 8 popsanými příklady provedení následujíoít
Vstupní řídicí impulsy přicházející z neznázoměného zdroje na vstus» zapojení* to je na přímý spouštěcí vstup 11 prvního monostabilního klopného obvodu 1 a na invertující spouštěcí vatup 21 druhého monostabilního klopného obvodu 2* mají průběh 2a z obr· 2* to je zákmity na náběžné i závěrné bráně impulsu· V pořadí první náběžná hrana řídicího impulsu překlopí první monostabilní klopný obvod 1 a impuls z jeho přímého výstupu 13. průběh 2b z obr. 2, nastaví bistabilní klopný obvod 2» na jehož výstupu 33 ee objeví začátek průběhu 2ť« Impuls z invertovaného výstupu 14 prvního monostabilního klopného obvodu 1, průběh 2c* přivedený na blokovací vstup 22 druhého monostabilního klopného obvodu 2 současně zablokuje překlápění tohoto druhého monostabilního klopného obvodu 2· Doba kyvu prvního monostabilního klopného obvodu 2» 4® délka impulsů z průběhů 2b a 2c, je delěí než doba* po kterou se projevují zákmity provázející náběžnou hranu řídicího impulsu, přiváděného na vstup zapojení· V pořadí první závěrná hrana řídioího impulsu* průběh 2a potom překlopí druhý monoetabilní klopný obvod 2 a závěrná hrana impulsu z přímého výstupu 2^ tohoto druhého monostabilního klopného obvodu 2* průběh 2d* potom vynuluje bistabilní klopný obvod 2· I^pula z invertovaného výstupu 2£ druhého monostabilního klopného obvodu 2, průběh 2e* přitom blokuje ěinnost prvního monostabilního klopného obvodu 1· Doba kyvu druhého monostabilního klopného obvodu 2* to je délka impulsů na průbězích 2d a 2e* je delší než doba* po kterou se projevují zákmity provázející závěrnou hranu řídioího impulsu, průběh 2a· ha výstupu 3^ bistabilního klopného obvodu 2 9e potom objeví prodloužený řídioí impuls s jednoznačně definovanou náběžnou i závěrnou hranou, průběh 2f»
Zapojení podle vynálezu je použitelné nejen pro potlačení rušivých jevů vznikajících při přenosů, řídicích Impulsů dlouhým vedením mezi počítačem a děrovačkou děrné pásky* nýbrž i pro potlačení těehto rušivých jevů obeoně* takže zapojení
201 392 lze použít pro spojení počítače i s jinými periferními zařízeními, v soustavách s půlení kódovou modulací a podobně*
Claims (1)
- Zapojení pro potlačení rušivých jevů na nábšžné a závěrné hraně řídicího impulsu* vyznačující se tím* že sestává z prvního monostabilního klopného obvodu (1), jehož přímý spouštěcí vstup (11) propojený s invertujícím spouštěcím vstupem (21) druhého monostabilního klopného obvodu (2)* tvoří vstup zapojení, přičemž přímé výstupy (13, 23) jsou připojeny k nastavovacímu vstupu (31) a nulovacímu vstupu (32) bistabilního klopného obvodu (3), jehož výstup (33) tvoří výstup zapojení* přičemž Invertovaný výstup (14) prvního monostabilního klopného obvodu (1) je spojen s blokovacím vstupem (22) druhého monostabilního klopného obvodu (2)* jehož invertovaný výstup (24) je spojen s blokovacím vstupem (12) prvního monostabilního klopného obvodu (1)»
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS822678A CS201392B1 (cs) | 1978-12-12 | 1978-12-12 | Zapojení pro potlačení rušivých jevů na náběžné a závěrné hraně řídicího impuleu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS822678A CS201392B1 (cs) | 1978-12-12 | 1978-12-12 | Zapojení pro potlačení rušivých jevů na náběžné a závěrné hraně řídicího impuleu |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS201392B1 true CS201392B1 (cs) | 1980-11-28 |
Family
ID=5432550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS822678A CS201392B1 (cs) | 1978-12-12 | 1978-12-12 | Zapojení pro potlačení rušivých jevů na náběžné a závěrné hraně řídicího impuleu |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS201392B1 (cs) |
-
1978
- 1978-12-12 CS CS822678A patent/CS201392B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0026588A1 (en) | Zero-crossing comparators with threshold validation | |
| CS201392B1 (cs) | Zapojení pro potlačení rušivých jevů na náběžné a závěrné hraně řídicího impuleu | |
| SE7712267L (sv) | Utmatningskrets for databehandlingsanleggning | |
| US4374331A (en) | D-Type flip-flop circuit | |
| GB1408116A (en) | Pulse shaping circuit | |
| JPS6197762A (ja) | マイクロプロセッサのメモリー安全装置 | |
| US4114106A (en) | Arrangement to indicate signals having a length exceeding a limit value | |
| Hayashi et al. | Behavior of solutions for certain types of nonlinear differential equations of the second order | |
| JP2580047Y2 (ja) | スイッチ入力回路 | |
| KR940000759Y1 (ko) | 검사장비의 알람(alram)신호 자동스톱(stop)회로 | |
| JPS596616A (ja) | ワンシヨツトマルチバイブレ−タ回路 | |
| US5210857A (en) | Data processing apparatus with noise avoidance | |
| SU1035785A1 (ru) | Преобразователь последовательности импульсов в одиночный импульс | |
| KR900005307Y1 (ko) | 주파수 변화 감지회로 | |
| SU1734201A1 (ru) | Селектор импульсной последовательности заданной длительности, содержащей заданное количество импульсов заданной длительности | |
| JPH0313199A (ja) | 状態制御信号伝送装置 | |
| JPS583447A (ja) | 信号検出方式 | |
| JPS57159118A (en) | Stabilizing circuit for monostable multivibrator | |
| SU1621168A1 (ru) | Делитель частоты на п ть | |
| JPS5315010A (en) | Bipolar pulse polarity error detection circuit | |
| SU1653133A1 (ru) | Триггерное устройство | |
| JPS584275Y2 (ja) | 波形整形装置 | |
| JPS5826697B2 (ja) | リングカウンタ | |
| JPS63254535A (ja) | 割り込み回路 | |
| HATCH et al. | Modeling of pulsed interference in amplitude modulated receivers(Computerized simulation for AM radio receiver waveform performance degradation under pulsed interference) |