CS200951B1 - Zapojení pro přenos dat s možností zachycení žádaných stavů - Google Patents

Description

(54) Zapojení pro přenos dat s možností zachycení žádaných stavů

Vynález se týká zapojení pro přenos dat mezi vnitřní sběrnicí systému a vstupní, resp. výstupní sběrnicí s možností uchování okamžité informace procházející sběrnicí a s paritní kontrolou přenášených dat. '

Dosud známá zapojení řeší dané problémy odděleně, např. takovým způsobem, Se pomocí systému hradel je realizován jednak přesun dat z vnitřní sběrnice systému na výstupní sběrnici, jednak přesun dat ze vstupní sběrnice na vnitřní sběrnici. Uchování vnitřního stavu systému v daném okamžiku je realizováno externími přídavnými obvody, což má za následek složité obvodové řešení jednak vyhodnocovacích obvodů jednak jejich začlenění do systému. Otázka paritní kontroly dat přenášených vně systému je u těchto zapojení řešena mimo základní systém. To znamená až v přenosové cestě ke vnějšímu zařízení. Takovéto řešení vede ke komplikovanému vyhodnocování chyb přenosu, které není společné pro všechna připojená zařízení. Protože každé připojené zařízení, vyžadující kontrolu přenosu musí mít své vlastní kontrolní obvody, narůstá s počtem připojených obvodů i množství vyhodnocovacích obvodů.

Nevýhody známých zapojení odstraňuje zapojení podle vynálezu, sestávající z vnitřní sběrnice, vstupní sběrnice, výstupní sběrnice, tří hradlovacích obvodů, stavové paměti, paritního generátoru a vyhodnocovacího obvodu.

200 881

Jeho podstata spočívá v tom, že první hradlovaci ohvod jo opatřen přijímacím vstupem a skupinovým vstupem, který je spojen vstupní sběrnicí β hradlovaným skupinovým Výstupem stavové paměti a ae sériovým vstupem paritního generátoru. Paralelní vstup paritního generátoru je spojen vnitřní eběmieí se skupinovým výstupem prvního hradlovacího obvodu, se skupinovým vstupem stavové paměti a se skupinovým vstupem třetího hradlo vaeího obvodu. Třetí hradlovaci obvod je opatřen jednak vysílacím vstupem, jednak skupinovým výstupem připojeným na výstupní sběrnici a jednak paritním vstupem, který je spojen se druhým výstupem paritního generátoru. Paritní generátor je opatřen prvním výstupem. Stavová paměť je opatřena čtecím vstupem a zápisovým vstupem, který je spojen 8 výstupem druhého hradlovaciho obvodu. Druhý hradlovaci obvod je opatřen přepisovacím vstupem a blokovacím vstupem, který je spojen o výstupem vyhodnocovacího obvodu.

Zapojení pro přenos dat a možností zachycení žádaných stavů podle vynálezu je oproti dosud známým zapojením značně jednoduiSí a má vyěěí účinnost s ohledem na vybavení paritní kontrolou přenosu dat v obou směrech. Rovněž tak pevné začlenění stavové paměti do zapojeni přináěí výhody v kompaktnosti hardwarového celku, ve* kterém je vynálezu využito.

Příklad uspořádání podle vynálezu je znázorněn v blokovém schématu na připo jeném výkresu.

Jednotlivé bloky zapojeni pro přenos dSt a možností zaohycení žádaných stavů lze charakterizovat následujícím způsobem:

Vstupní, abémiee 2, výstupní: sMtenfee* >* * vKfeefti# «Mtiár £ jkwe tVhřehý spoji navrženými, pro rychlý přenos dat s vysokou imunitou vůči poruchám. První, druhý a třetí hradlovaci obvod 4, 2, 8 jsou sestaveny z, obvodů typu invertujícího hradla. Stavová paměť 6 je tvořena registrem, určeným prouchování žádaného: stavu od děného okamžiku a je vybavena snímáním výstupu pomocí čtecího* impulbu. Paritní generátor £ je tvořen logickými obvody jednak pro porovnáváni,, jednak pro vytváření paritního bitu informace na vnitřní, sběrnici 1 systému. Vyhodnocovací obvod J je sestaven s logických obvodů, které určují,, zda má být žádaaá informace ve stavové paměti uohována. Propojení jednotil vých bloků ja provedeno takto:

Vnitřní sběrnice? l;. spojuje» skupinový* vetup» stfciová* paměti' §* ar skapihbvýmr vý- stupem 42 prvního hradlovaciho obvodu 4» s~ pemlelnimvstupemXg paritního generátoru J a? se skupinovým vstupem 82 třetího hradlovaciho obvodtt gi Vstupní sběrnice?2 spojuje skupinový vstup 4J prvního hradlovaciho obvodu^ shradlovaným' skupinovým výstupem 64 stavové paměti 6 a-, se sériovým vstup»» Jlpapitníhogenerátertl· J. Paritní generátor J je opatřen prvním výstupem 22 a druhýmvýs tupém“ 24, který' ji spojen sparitnímvstupem 8j třetího hradlovaciho; obvodu §. Třetí hradlovaci obvod g_:je?opatřen vysílacím vstupem §2 s skupinovým výstupem 84, který je spojen svýstupní sběrnicí 2· První hradlovací obvod 4,je opatřen přijímacím vetupe»»42· Výstup vyhodnocovacího obvodu £ je spojen s blokovacím vstupem druhého hradlovaciho obvodu 2» opatřeného -přepisovacím

200 051 vstupem 5i a výstupem 53, který je spojen ee zápisovým vstupem 6J stavová paměti 6, opatřené čtecím vstupem 61.

Zapojení slouží pro přenos dat mezi vnitřní sběrnicí 1 a vstupní sběrnicí 2 a mezi vnitřní sběrnicí 1 a výstupní sběrnicí 2· Všechny sběrnice 1, 2, 2 jsou součástí logického systému. Data vstupují do systému vstupní sběrnicí |. Informační bity datového slova se dostávají ze vstupní sběrnice 2 do skupinového vstupu 41 prvního hradlovacího obvodu 4» ze kterého se přenáší v okamžiku určeném signálem na přijímacím vstupu 42 prvního hradlovaoího obvodu 4 ^na vnitřní sběmioi i· Paritní bit datového slova je veden ve vstupní sběrnici 2 přímo do sériového vstupu £1 paritního generátoru £, ve kterém se srovnává e informačními bity, které jsou přiváděny do paralelního vstupu £g paritního generátoru £ vnitřní sběrnicí 1. Výsledek kontroly parity je na prvním výstupu £2 paritního generátoru £.

Při výstupu dat ze systému se obsah vnitřní sběrnice 1 vede do skupinového vstupu 82 třetího hradlovacího obvodu 8 a zároveň do paralelního vstupu £2 paritního generátoru £, z něhož je vyveden pomoci druhého výstupu £4 paritní bit do paritního vstupu 81 třetího hradlovacího obvodu 8. Výstupní data jsou z třetího hradlovacího obvodu 8 vysílána prostřednictvím jeho vysílacího vstupu na výstupní sběrnici 2·

Během každé operace se ukládá do stavové paměti 6 adresový údaj obsažený v datech přenášený pomocí vnitřní sbšmice 1. V případě, že vyhodnocovací obvod £ rozhodne o zachycení posledního stavu systému, zablokuje jeho výstup gl prostřednictvím blokovacího vstupu %2 druhého hradlovacího obvodu 5 přepisovací pulsy, které jinak procházejí z přepisovacího vstupu 2í druhého hradlovacího obvodu g přes jeho výstup 52 ne zápisový vstup §2 stavové paměti 6. Tím se zamezí další změně obsahu stavové paměti 6. Obsah stavové paměti 6 je možno impulsem na jejím čtecím vstupu 61 přečíst přes její hradlovaný skupinový výstup 64 na vstupní sběrnici 2.

Vynálezu se použije v oblasti číslicové techniky tam, kde se jedná o zabezpečený přenos dat mezi několika zařízeními.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení pro přenos dat β možností zachycení žádaných stavů sestávající z vnitřní sběrnice, vstupní sběrnice, výstupní sběrnice, tří hradlovacíoh obvodů, stavové paměti, paritního generátoru a vyhodnocovacího obvodu, vyznačené tlm, že první hradlovací obvod /4/ je opatřen přejímacím vstupem /42/ a skupinovým vstupem /41/, který je spojen vstupní sběrnicí /2/ s hradlovaným skupinovým výstupem /64/ stavové paměti /6/ a se sériovým vstupem /71/ paritního generátoru /7/, jehož paralelní vstup /72/ je spojen vnitřní sběrnicí /1/ se skupinovým výstupem /43/ prvního hradlovacího obvodu /4/, se skupinovým vstupem /62/ stavové paměti /6/ a se skupinovým vstupem /82/ třetího hradlovacího obvodu /8/ opatřeného jednak vysílacím vstupem /83/, jednak skupinovým l· 200 001 výstupem /84/ připojeným na výstupní sběrnici /3/, a jednak paritním vstupem /81/, který je spojen a druhým výstupem /74/ paritního generátoru /7/, opatřeným prvním výstupem /73/, přičemž stavová paměť /6/ je opatřena Stačím vstupem /61/ a zápisovým vstupem /63/, který je spojen s výstupem /53/ druháho hradlovaeího obvodu /5/, opatře ného přepieovscím vstupem /51/ a blokovacím vstupem /52/, který je spojen s výstupem /91/ vyhodnocovacího obvodu /9/·