CS197635B1 - Zapojení pro převod veličiny s měronosnou hustotou impulsů na fyzikální jednotky s číslicovým výstupem - Google Patents

Description

Vynález se týká zapojení pro převod veličiny s měronosnou hustotou impulsů ná fyzikální jednotky s číslicovým výstupem, např. pro účel číslicového vyhodnocení dálkového měření nebo měření rotačním čidlem apod.

Pro číslicové vyhodnocení veličin s měronosnou hustotou impulsů se obvykle používá zapojení, kdy impulsy jsou po určitou dobu čítány čítačem. Přepočet na fyzikální jednotky se provádí vhodnou volbou doby čítání, případně zařazením děliče před vstup čítače. Tento způsob však není vhodný pro systémy dálkového měření, v nichž nulové hodnotě vstupní veličiny odpovídá určitý minimální kmitočet fo. Pokud se výstupní veličiny těchto zařízení vyhodnocují číslicově, používá se pro přepočet aritmetická jednotka měřicí ústřédny nebo počítače, která provádí přepočet podle vzorce: Y=k. (f—fc).T, kde Y je měřená veličina ve fyzikálních jednotkách, f je opakovači kmitočet impulsů, odpovídající měřené veličině (HZ), fo je opakovači kmitočet impulsů, odpovídající nulové hodnotě měřené veličiny (Hz),

T je doba čítání (s) a k je konstanta úměrnosti (racionální číslo)

Nevýhodou těchto zařízení je potřeba aritmetické jednotky schopné násobit, což je pro použití v malých systémech, kde by aritmetická jednotka nebyla nijak jinak využita neúnosně nákladné.

Podstatné zjednodušení zařízení umožňuje zapojení pro převod veličiny s měronosnou hustotou impulsů na fyzikální jednotky s číslicovým výstupem podle vynálezu, jehož podstatou je, že první vstup fázového závěsu je připojen k hodinovému vstupu pomocného čítače a k první vstupní svorce, výstup fázového závěsu je připojen na první vstup hradla a na hodinový vstup prvního čítače, jehož výstupy jsou připojeny na první vstup prvního logického komparátoru, na druhý vstup prvního logického komparátoru jsou připojeny výstupy první paměti, výstup prvního logického komparátoru je připojen na nulovací vstup prvního čítače, výstup posledního bitu prvního čítače je spojen s druhým vstupem fázového závěsu, přičemž výstup pomocného čítače je spojen še vstupem S klopného obvodu, výstup klopného obvodu je připojen na druhý vstup hradla, výstup hradla je připojen na hodinový vstup výstupního, čítače, druhá vstupní svorka je spojena se vstupem R klopného'' obvodu á s nulovacím vstupem pomocného čítače, výstup monostabilního obvodu je spojen s nulovacím vstupem výstupního čítače.

Zapojení podle vynálezu provádí přepočet podle vzorce:

m

Y= — . T . (f-fo), n .

kde m, n jsou celočíselné, konstanty, význam ostatních symbolů je stejný jako v předchozím vzorci. Použití aritmetické jednotky není nutné, tím vzniká úspora součástek, zařízení je levnější, menší a spolehlivější.

Příklad provedení předmětu vynálezu je na výkrese, který představuje zapojení při použití osmibitových čítačů a osmibitových pamětí PROM. Z výkresu je patrno, že první vstup fázového závěsu 5 je spojen s hodinovým vstupem pomocného čítače 9 a první vstupní svorkou 1, výstup fázového závěsu 5 je připojen na první vstup hradla 11 a na hodinový vstup prvního čítače 6, jehož výstupy jsou připojeny na první vstup logického komparátorů 7, na druhý vstup prvního logického komparátořu 7 jsou připojeny výstupy první paměti 8, výstup prvního logického komparátorů 7 je připojen na nulovací vstup prvního čítače 6, výstup posledního bitu prvního čítače '6 je spojen s druhým vstupem fázového závěsu 5, přičemž výstup pomocného čítače 9 je^- spojen se vstupem S klopného obvodu 10, výstup Q klopného obvodu 10 je připojen ria druhý vstup hradla 11, výstup hradla' 11 je připojen ha hodinový vstup výstupního čítače 13, druhá vstupní svorka 14 je Spojena Še Vstupěiri^: monoštabilního obvodu 12, se vstupem R klopného- obvodu 10 a s nulovacím vstupem pomocného čítače 9, výstup monošťábilhihó obvodu 12 je spojen s'^!nůfóyacim' vstupem výstupního' čítače 13. '-Λ·!¹-'''·>' '

Vstupní kmítóčét 'přichází · ha vstup fážo vého závěsu'5, v jehož zpětné vazbě je zapojen čítač proměnným-mbdúlěm, který se skládá z prvního čítače' 6^: á' prvního komparátořu'’7. Modul čítače je určen číslem na výstupu první paměti '8, v tom tó případě paměti PROM *š' ósmibitóvým' slovem. Na Výstupu fázového závěsu 5 jě kmitočet Fi—m . f, kde m je - čidlo na Výstupu první paměti' 8, · f je vstupní kmitočet (Hz).a -fi je výstupní kmitočet (Hz) .

Tento kmitočet přichází na první vstup hradr la 11, avšak hradlo je zatím uzavřeno logickou nulou na výstupu Q klopného obvodu 10. Klopný obvod 10 a pomocný čítač 9 jsou blokovány logickou nulou na druhé vstupní svorce 14.

Přijde-li na druhou vstupní svorku 14 logická jednička, vynuluje se krátkým impulsem z monostabilního obvodu 12 výstupní čítač 13 a současně se odblokuje pomocný čítač 9 a klopný obvod 10. Pomocný čítač s modulem fo i T začne čítat vstupní impulsy fo a po jeho naplnění, tj. za dobu— . T přejde výstup Q klopného obvodu 10 do logické jedničky. Tím se otevře hradlo 11 a výstupní čítač začne čítat kmitočet fi.» Na konci doby čítání je jeho obsah roven číslu fo

Y=m . f . (T — . T)=m. T . (f - fo).

Toto číslo je na výstupech výstupního čítače 13 až do příchodu dalšího časového impulsu o šířce např. 1 s a vhodnou volbou konstanty m je učiněno číselně rovným hodnotě vstupní veličiny ve fyzikálních jednotkách (V, A, W, m³/hod. apod.). Pokud by pro přepočet, na fyzikální jednotky bylo nutné násobit údaj číslem, které není celé, jě možno před fázový závěs zařadit druhý čítač s proměnným modulem (bod 2 předmětu vynálezu), který je tvořen druhým čítačem 2, druhým komparátorem 3 a druhou pamětí 4. Potom je obsah čítače na konci doby čítání, roven

- m..

Y——. T . (f — fo), n kde m je číslo ná výstupu první paměti 8, n je číslo na výstupu druhé paměti 4,'

T je doba čítání (s), f je opakovači kmitočet pulsů, odpovídající měřené veličině (Hz) a fo je. opakovači krnitočet, pulsů, odpovídající nulové hodnotě měřené veličí' ný (Hz).

Claims (2)

1. Zapojení pro převod veličiny s měronos, nou hustotou impulsů na. fyzikální jednotky, s číslicovým výstupem, vyznačené tím, že první vstup fázového závěsu (5) je připojen k hodinovému vstupu pomocného čítače (9) a k první vstupní svorce (1), výstup fázového, závěsu (5) je připojen, na ..první vstup hradla (11) a -na hodinový vstup prvního čítače (6), jehož výstupy jsou připojeny na první vstup logického komparátoru (7), na druhý vstup prvního logického komparátoru (7) jsou připojeny výstupy první paměti (8), výstup prvního logického komparátoru (7) je připojen na nulovací vstup prvního čítače (6), výstup posledního bitu prvního čítače (6) je spojen s druhým vstupem fázového závěsu (5), přičemž výstup pomocného čítače (9) je spojen se vstupem S klopného obvodu (10), výstup (Q) klopného ohvodu (10) je připojen ha druhý vstup hradla (11) , výstup hradla (11) je připojen na hodinový vstup výstupního čítače (13),

2. vstupní svorka (14) je spojena se vstupem monostabilniho'obvodu (12), se vstupem íí klopného obvodu (10) as nulovacím vstupem pomochého, čítače (9), výstup monostabilniho obvodu (12) je spojen s nulovacím vstupem výstupního čítače (13).

2. Zapojení podle bodu 1, vyznačené tím, že mezi vstupní svorku (1) a první vstup fázového závěsu (5) je zapojen druhý čítač (2), přičemž jeho hodinový vstup je spojen se vstupní svorkou (1). a výstup nej vyššího bitu je spojen s prvním vstupem fázového závěsu (5), jeho výstupy jsou připojeny na první vstup druhého logického komparátoru (3), na druhý vstup logického komparátoru (3) jsou připojeny výstupy druhé paměti (4) a výstup druhého logického komparátoru (3) je spojen s nulovacím vstupem druhého číta. (2).