CS195969B1 - Zapojení synchronizovaného referenčního generátoru pilového průběhu - Google Patents

Description

Předložený vynález se týká zapojení synchronizovaného referenčního generátoru pilového průběhu, zejména pro tyristorové měniče kmitočtu, sestávající z pomocného generátoru, logického obvodu, čítače a číslicově-analogového převodníku.

V současné době existuje řada zapojení generátorů referenčního pilového průběhu. Současné konstrukce jsou většinou řešeny jako analogové a nedovolují jednoduchým způsobem synchronizaci v případě užití pro šířkově impulsní měniče s proměnnou frekvencí, proměnným počtem period pilového průběhu na periodu synchronizačního signálu, přechodu mezi synchronizovaným a nesynchronizovaným Chodem při požadavku konstantní amplitudy pilového průběhu.

Uvedená nedostatky v podstatě odstraňuje předložený vynález, který spočívá v tom,že pomocný generátor je spojen se třetím vstupem logického obvodu, na jehož čtvrtý vstup je připojen vetup signálu synchronního chodu. Výstup logického obvodu je zapojen na číslicověanalogový převodník přes čítač, jehož nulovaoí vstup je zapojen na výstup hradla. První vstup hradla je spojen se vstupem signálu synchronního chodu. Výstup zapojení je tvořen výstupem číslicově - analogového převodníku.

Zapojení podle vynálezu dovoluje konkrétně vyhovět věem požadavkům kladeným na zapojení pilového generátoru v regulátoru šířkově impulsně modulovaného střídače.

195 969

195 999

Na připojeném výkresu je uvedeno schéma zapojení. Na první vstup LI logického obvo du L je přiváděn frekvenční eignál f. Na druhý vstup L2 je přiveden signál a pro asynchronní chod. Na třetí vstup L3 je připojen pomocný generátor PQ. Vstup S signálu synchronního chodu je zapojen na čtvrtý vstup L4 logického obvodu L _a na první vstup Hl hradla H. Na jeho druhý vstup H2 je přiváděn synchronizační signál Sx. Na první vstup Cl čítače C je zapojen logický obvod i a na druhý vstup C2 je zapojeno hradlo H Na řídicí vstup C3 Čítače C jaou přiváděny řídicí signály. Čítač C je připojen na čísli cově - analogový převodník P, jehož výstup V tvořící i výstup zapojení generátoru.

Schéma pracuje v několika pracovních režimech. Nejjednodušší je režim asynchronního chodu, v němž je logickým obvodem L připojen na vstup čítače C pomocný generátor Fg« Logický obvod realizuje logickou funkci (ab + cd). Potom čítač C čítá impulsy pomocného generátoru PO, jehož frekvence udává frekvenci pilového průběhu, číslicový signál na výstupu čítače C je potom převeden na číslicově - analogový převodník P, kterým je čísli cově vyjádřený pilový průběh na analogový pilový signál. V Synchronizovaném pracovním režimu je potom připojen na vstup čítače C přes logický obvod L vstup frekvenčního signálu f. Tento frekvenční eignál f je získán v generátoru průběhu, ee kterým je generátor pilového průběhu synchronizován. Fázovou stálost generátoru zaručuje připojení nulovacího vstupu C2 čítače C přes hradlo H (v synchronizovaném chodu generátoru pilového průběhu) se synchronizačním signálem Sx. kterým je vyloučena z dalších period chyba vzniklá přeslechy. Počtem period pilového generátoru na periodu synchronizačního signálu je dáno modulo N čítače C, který je řízen řídicím vstupem C3 na nějž jsou přiváděny logická signály udávající počet period pilového průběhu.

Zapojení je určeno pro užití v regulátoru šířkově - impulsně modulovaných střídačů sloužících k napájeni asynchronního motoru, kde umožňuje složitý způsob řízení se synchronizací a změnou počtu period nosné a modulační frekvence. Konstrukce regulátoru využívá tá skutečnosti, že generátor sinicového trojfázového průběhu v konkrétním provedení regulátoru je rovněž číslicový, což umožňuje jednoduché skloubení s ním. Konstrukce regulátoru v konkrétním provedení s užitím integrovaných obvodů je jednoduchá.

Claims (1)

1. Zapojení synchronizovaného referenčního generátoru pilového průběhu, zejména pro tyristorové měniče kmitočtu, sestávající z pomocného generátoru, logického obvodu, čítače a číslicově analogového převodníku, vyznačené tím, že pomocný generátor (PQ) je spojen se třetím vstupem (L3) logického obvodu (L), na jehož čtvrtý vstup (L4) je připojen vstup (S) signálu synchronního chodu, výstup logického obvodu (L) je zapojen na číslicově - analogový převodník (P) přes čítač (C), jehož nulovací vstup (C2) je zapojen na výstup hradla (H) jehož první vstup (Hl) je spojen se vstupem (S) signálu synchronního chodu, přičemž výstup (V) zapojení je tvořen výstupem číslicově - analogového převodníku (P).