CS195932B1 - Zapojení generátoru budicích signálů pro dvojčinný střídač stejnosměrného napětí - Google Patents

Description

Vynález se týká zapojení generátoru budicích signálů pro dvojčinný střídač stejnosměrného napětí.

Střihače napětí mění stejnosměrné napětí na střídavé případně mění střídavé napětí jednoho kmitočtu na střídavé napětí kmitočtu jiného. Střídače se uplatňují v elektrických pohonech, jako zdroje nepřetržité energie, při indukčním ohřevu, v moderních zdrojích stejnosměrného napětí a tak dále.

Existuje velké množství typů střihačů, lišících se způsobem komutace a zapojením. Vynález se týká střídače jednofázového, dvojčinného s vlastní komutací. Tento střídač vyžaduje střídavě buzení větví a vylučuje současné sepnutí spínačů prvků v obou větvích střídače. Vlivem vlastností polovodičového spínacího prvku, respektive ostatních součástí obvodu, dochází ke zpoždění při rozpínání (bývá větší než zpoždění zapínací). je nutno, aby budicí signály obou větví zajišťovaly dostatečný časový přesah, po který je buzení obou větví odepnuto.

Střídače, pracující jako součásti měničů stejnosměrného napětí pro moderní stejnosměrné zdroje, přepínají obvykle kmitočtem 20 kHz, což bývá optimum z hlediska ztrát a malého rozměru jádra transformátoru a je to kmitočet, který už akusticky' neruší.

Při použití křemíkových výkonových tranzistorů a respektování určité bezpečnosti se volí časový přesah, po který je buzení v obou větvích odepnuto, ,asi 5 μ5. Při budicím kmitočtu 20 kHz (T = 50 /xs) je to desetina doby periody.

V současné době se používají generátory budicích signálů, které nejsou sestaveny z integrovaných číslicových obvodů, bývají složité a nemají vysokou spolehlivost.

Vynález řeší zapojení generátoru budicích signálů s použitím číslicových obvodů. Podstatou vynálezu je generátor budicích signálů pro dvojčinný střídač stejnosměrného napětí, jehož výstup obdélníkových kmitů je zapojen na vstup děliče pěti a že výstup děliče pěti je spojen paralelně se vstupem prvního invertoru a vstupem děliče dvěma s překlápěním na týlovou hranu vstupního pulsu, přičemž výstup děliče dvěma je paralelně spojen se vstupem druhého invertoru a prvním vstupem prvního součinového hradla. Výstup prvního invertoru je paralelně spojen s druhým vstupem druhého součinového hradla a druhým vstupem prvního součinového hradla a výstup druhého invertoru je spojen ,s prvním vstupem druhého součinového hradla, přičemž výstup prvního součinového hradla je zdrojem budicího signálu první větve a výstup druhého součinové195932 ho hradla je zdrojom budicího signálu druhé větve dvojčinného střídače stejnosměrného napětí.

Výhodou tohoto zapojení je jeho jednoduchost, přesnost, použitelnost logických integrovaných obvodů a malý rozměr.

Vynález je blíže znázorněn na připojených výkresech, obr. 1, 2 a 3, kde obr. 1 představuje zapojení generátoru budicích signálů pro dvojčinný střídač stejnosměrného napětí, obr. 2 je časový diagram průběhu v jednotlivých bodech podle označení v obr. 1 a obr. 3 je jedno z možných a výhodných skutečných zapojení generátoru budicích signálů podle vynálezu.

Na obr. 1 je zapojení generátoru budicích signálů pro dvojčinný střídač stejnosměrného napětí se spínací periodou T a Ďasovým přesahem, t = T/10, po který je buzení obou větví střídače odepnuto, vyznačující se tím., že výstup 1 generátoru obdélníkových kmitů M s kmitočtem t a střídou 1:1 je zapojen na vstup 2 děliče pěti D5, sestaveného z klopných obvodů tří. řádů s postupnými stavy Á B Č, ABC, ABC, A B C a ABC a že výstup 3 sledující průběh třetího řádu C děliče pěti D5 je spojen paralelně se vstupem 5 prvního invertoru II se vstupem 4. děliče dvěma D2 s překlápěním podle týlové hrany vstupního pulsu, že výstup 6 děliče dvěma D2 je paralelně spojen se vstupem 3 druhého invertoru 12 a prvním vstupem 10 prvního součinového hradla Hl, že výstup 7 prvního invertoru II je paralelně spojen s druhým vstupem 13 druhého součinového hradla H2 a druhým vstupem 11 prvního součinového hradla HI. Výstup 9 druhého invertoru 12 je spojen s prvním, vstupem 12 druhého součinového hradla H2 a výstup 14 prvního součinového hradla Hl je zdrojem budicího signálu první větve a výstup 15 druhého součinového hradla H2 je zdrojem budicího signálu druhé větve dvojčinného střídače stejnosměrného napětí.

Blokové schéma podle obr. 1 pracuje takto:

Generátor obdélníkových kmitů M je symetrický multivibrátor vyrábějící obdélníkový signál základního kmitočtu, průběh je znázorněn na obr. 2, řádek označený Γ. Tento signál přichází na dělič pěti D5,'na kterém se sníží kmitočet 5krát. Tvar signálu na výstupu děliče D5 je na obr. 2, řádek označený 3‘. Signál jde dále na dělič dvěma D2, kde se provede další snížení kmitočtu 2krát. Tvar signálu na výstupu děliče D2 je na obr. 2, řádek označený 6‘.

Na jeden vstup součinového hradla Hl přivádíme signál z výstupu děliče D2 a na druhý vstup hradla Hl přivádíme signál z výstupu děliče D5, obrácený invertorem II.

Hradlo Hl provádí logický součin signálů, které jsou na obr. 2 v řádcích označených B* a 7*. Výstupní signál ze součinového hradla Hl je na obr. 2 v řádku označeném 14*.

Na jeden vstup součinového hradla H2 přivádíme signál z výstupu děliče dvěma D2 obrácený invertorem 12 a na druhý vstup hradla H2 přivádíme signál z výstupu děliče pěti D5, obrácený invertorem II. Hradlo H2 provádí logický součin signálů, které jsou. na obr. 2 v řádcích označených 9‘ a 7*. Výstupní signál ze součinového hradla H2 je znázorněn na obr. 2 v řádku označeném 15*.

Konečné signály jsou podle obr. 2 průběhy označené 14* a 15‘, které po zesílení a transformaci budí spínací tranzistory v jedné a druhé větvi střídače.

Na obr. 3 je jedno z možných a výhodných skutečných zapojení generátoru budicích signálů podle vynálezu, je sestaveno ze tří typů integrovaných obvodů, dále jsou zde naznačeny koncové tranzistory Ql, Q2 a vlastní střídač S.

Generátor obdélníkových kmitů M pracuje jako symetrický multivibrátor, je složen ze tří invertorů, dvou kondenzátorů Cl, C2 a čtyř odporů Rl, R2, R3 a R4. Generátor produkuje obdélníkové kmity frekvence asi 200 kHz a střídou 1:1, průběh je znázorněn na obr. 2, průběh označený 1*. Integrovaný obvod pracuje jako dělič pěti a dvěma. Bod BD je vstup a bod D je výstup děliče pěti, Bod Al je vstup a bod A výstup děliče dvěma. Integrovaný obvod vydělí signál z generátoru dvěma a pěti. Průběhy na výstupech děliče jsou znázorněny na obr. 2, v bodě A je průběh označený B* a v bodě D je průběh označený 3*. První součinové hradlo Hl stejně jako druhé hradlo H2 se skládá z jednoho dvojvstupového pozitivního hradla NAND a jednoho invertoru. Invertor a hradla upraví signály na konečný tvar, jak jsou nakresleny na obr. 2, průběh označený 14* a 15*. Produkuje-li generátor signál 2,5/zs/ /2,5 ,us (220 kHzj, pak konečné budicí signály označené 14* a 15* mají poměr impuls / /mezera 20 /ís/30 us (20 kHz). Fázové posunutí signálů je také patrno z obr. 2. Signály z prvního a druhého výstupu, hradel Hl a H2 jsou zesíleny koncovými tranzistory Ql a Q2 a přes budicí transformátory TI a T2 jsou buzeny spínací tranzistory Q3 a Q4 v obou větvích dvojčinného střídače stejnosměrného napětí S, kde je výkonový transformátor T3 střídače. Integrované obvody jsou napájeny z pomocného zdroje, který slouží i pro buzení výkonových spínačů.

Zapojení podle vynálezu by bylo možno aplikovat i u jiných zařízení, která vyžadují signály těchto vlastností.

Claims (1)

1. Zapojení generátoru budicích signálů pro dvojčinný střídač stejnosměrného napětí, vyznačující se tím, že' výstup (1) generátoru obdélníkových kmitů (M) je zapojen na vstup (2) děliče pěti (D5) a že výstup Í3j děliče pěti (D5) je spojen paralelně se vstupem (5) prvého invertorů (lij a vstupem (4) děliče dvěma (D2) s překlápěním podle týlové hrany vstupního pulsu, že výstup (6) děliče dvěma (D2) je paralelně spojen se vstupem (8) druhého invertorů (12) a prvním vstupem (10) prvého součinového hradla (Hl), přičemž výstup (7) prvého invertoru (II) je paralelně spojen s druhým vstupem (13) druhého součinového hradla (H2) a druhým vstupem (11) prvého součinového hradla (Hl) a výstup (9) druhého invertoru (12) je spojen s prvním vstupem (12) druhého součinového hradla (H2) a že výstup (14) prvého součinového hradla (Hl) je zdrojem budicího signálu první větve a výstup (15) druhého součinového hradla (H2) je zdrojem budicího signálu druhé větve dvojčinného střídače stejnosměrného napětí.