CS195404B1 - Zkušební zařízení k prověření správné funkce logických obvodů - Google Patents
Zkušební zařízení k prověření správné funkce logických obvodů Download PDFInfo
- Publication number
- CS195404B1 CS195404B1 CS497275A CS497275A CS195404B1 CS 195404 B1 CS195404 B1 CS 195404B1 CS 497275 A CS497275 A CS 497275A CS 497275 A CS497275 A CS 497275A CS 195404 B1 CS195404 B1 CS 195404B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- transistor
- resistor
- log
- gate
- checking
- Prior art date
Links
- 230000011664 signaling Effects 0.000 claims description 4
- 230000003068 static effect Effects 0.000 claims 1
- 239000000523 sample Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000029087 digestion Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Vynález se týká zkušebního zařízení k prověření správné funkce logických obvodů na desce ve statickém stavu za současné kontroly všech jejich vstupů, sestávajícího z panelu s vyvedenými kontakty, s ovládacím hrotem připojeným na zem a z nejméně jednoho signálního bloku.
Jednoduché známé zařízení používá k volbě vstupní informace vypínačů, zatímco logické úrovně výstupů jsou signalizovány pomocí žárovek. Žárovky a vypínače jsou označeny číslem špíčky konektoru.
Složitější známé zařízení používá televizní obrazovku, kde jsou zobrazeny všechny vstupy a výstupy zkoušené desky včetně log. 0 a log. ”1”. Vstupní informace je zadávána pomocí fotonkové sondy, která se přiloží na zobrazované pole špičky vstupu. Tlačítkem na sondě se zvolí log. ”0” nebo log. ”1. Signál se přečte v době, kdy světelný paprsek rozkladů prochází pod fotonkovou sondou a zvolená informace je zaznamenána v paměti zkušebního zařízení a zobrazena na obrazovce.
Složitá zařízení jsou řízena děrnou páskou a podle programu otestují celou zkoušenou desku. Při chybě se testování přeruší a tiskací jednotka vypíše závadu.
Účelem vynálezu je, navrhnout zkušební zařízení s dostupnými součástkami, aby splnilo nároky složitějšího zařízení a bylo snadno opravitelné.
Požadavky splňuje zkušební zařízení podle vynálezu, jehož podstatou je, že každý signální blok je tvořen RS klopným obvodem, sestaveným z hradel, přičemž výstup prvního hradla je zapojen na prvý kontakt a pracovní výstup druhého hradla je zapojen na druhý kontakt a přes první omezovači odpor na bázi prvního tranzistoru a kolektor prvního tranzistoru je zapojen přes druhý odpor na jeden pól zdroje a přes třetí odpor na bázi druhého tranzistoru a na čtvrtý odpor, který má druhý konec zapojen na vývod pro zkoušenou desku, přičemž kolektor druhého tranzistoru je zapojen na signální žárovku a všechny nulovací vstupy RS klopných obvodů ze vstupu prvního hradla jsou navzájem propojeny a zapojeny na nulovací tlačítko, které je druhým pólem zapojeno na druhý pól zdroje, na který jsou zapojeny emitory obou tranzistorů.
Provedením podle vynálezu se značně zjednoduší celá logika zkušebního zařízení, při stejné přehlednosti logických stavů vstupů a výstupů a stejných nárocích na programování zkušebního testu.
Na připojených výkresech je nakresleno provedení zkušebního zařízení podle vynálezu, kde na obr. 1 je nakreslen pohled na panel zkušebního zařízení, na obr. 2 je boční pohled na jeden signální blok 2 s indikační žárovkou 21 /22/ a vyvedenými kontakty Q1,
Q2 k překlopení RS klopného obvodu uzemněnou Tondou 4, a na obr. 3 je schéma ovládání dvou signálních bloků.
Konektory _£ na obr. 1 jsou použity k připojení zkoušené desky. Signální blok 2^, uspořádaný do matice, signalizuje stavy vstupů a výstupů logické sítě. Dotekem uzemněné sondy £ na některý ze dvou kontaktů signálního bloku £ je řízeno překlopení RS klopného obvodu do dvou stavů. Sondou se programuje log. 0“ nebo log. 1” na špíčku konektoru zkoušené desky, ke které j e zapoj en vstup.
Nulovací tlačítko 2 se používá k vynulování všech RS klopných obvodů do stavu, kdy na všech špičkách zkoušené desky jsou samé log. I”.
Podle schématu na obr. 3 je první RS klopný obvod sestaven ze dvou NAND hradel Η1, H2. Do základní polohy se uvedou všechny RS klopné obvody stisknutím nulovacího tlačítka 2· Po vynulování je výstup Q2 ve stavu log. 0”, tranzistor Z1 nevede, tranzistor T2 vede a signální žárovka Z1 svítí.
Na Špičce konektoru A zkoušené desky je log. 1”.
V případě, že na špíčku konektoru A je zapojen výstup zkoušeného obvodu, který je ve stavu log. O, potom bude i log. ”0 na vstupu tranzistoru T2 a signální žárovka 21 zhasne.
V případě, že na špičce konektoru A je zapojen vstup zkoušeného obvodu, na špičce bude log. 0” tehdy, když se sondou 4 uzemní výstup hradla H1 RS klopného obvodu a log. ”1” tehdy, když se sondou 2 uzemní výstup hradla H2 RS klopného obvodu. Dotekem sondy 2 se může libovolně měnit stejnosměrná úroveň vstupů z log. “O11 do log. 1 a naopak.
Před zasunutím zkoušené desky se tlačítkem 2 vynulují všechny klopné obvody 2. Po vynulování jsou zapojeny na všechny špičky konektoru 2 zkoušené desky log. ”1” a indikační žárovky svítí. Po zasunutí zkoušené desky se nastaví signální bloky tak, že log. ”0” desky způsobí, že indikační Žárovky 2 1 , 22 zhasnou.
Dotekem sondy 2 na příslušný kontakt signálního bloku 2 se programuje log. O” nebo log. ”1 a sledují stavy podle schématu nebo tabulky, s předem zapsanou funkcí tak, až se vyzkouší celá logická sít desky.
Claims (1)
- PŘEDMĚT VZkušební zařízení k prověření správné funkce logických obvodů na desce ve statickém stavu za současné kontroly všech jejich vstupů, sestávající z panelu s vyvedenými kontakty a ovládacím hrotem připojeným na zem a z nejméně jednoho signálního bloku, vyznačující se tím, že každý signální blok je tvořen RS klopným obvodem, sestaveným z hradel /H1, H2/, přičemž výstup prvního hradla /H1 / je zapojen na prvý kontakt /Q1/ a pracovní výstup druhého hradla /H2/ je zapojen na druhý kontakt /Q2/ a přes první omezovači odpor /Rí/ na bázi prvního tranzistoru /T1/ a kolektor prvního tranzistoY N Á L E Z U ru /T1/ je zapojen přes druhý odpor /R2/ na jeden pól zdroje /Uc/ a přes třetí odpor /R3/ na bázi druhého tranzistoru /T2/ a na čtvrtý odpor /R4/, který má druhý konec zapojen na vývod /A/ pro zkoušenou desku, přičemž kolektor druhého tranzistoru /T2/ je zapojen na signální žárovku /21/ a všechny nulovací vstupy RS klopných obvodů ze vstupu prvního hradla /H1/ jsou navzájem propojeny a zapojeny na nulovací tlačítko /3/, které je druhým pólem zapojeno na druhý pól zdroje /Uc/, na který jsou zapojeny emitory obou tranzistorů /T1, T2/.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS497275A CS195404B1 (cs) | 1975-07-14 | 1975-07-14 | Zkušební zařízení k prověření správné funkce logických obvodů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS497275A CS195404B1 (cs) | 1975-07-14 | 1975-07-14 | Zkušební zařízení k prověření správné funkce logických obvodů |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS195404B1 true CS195404B1 (cs) | 1980-02-29 |
Family
ID=5393648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS497275A CS195404B1 (cs) | 1975-07-14 | 1975-07-14 | Zkušební zařízení k prověření správné funkce logických obvodů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS195404B1 (cs) |
-
1975
- 1975-07-14 CS CS497275A patent/CS195404B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3657527A (en) | System for automatically checking boards bearing integrated circuits | |
| US3673397A (en) | Circuit tester | |
| US4150331A (en) | Signature encoding for integrated circuits | |
| US4465972A (en) | Connection arrangement for printed circuit board testing apparatus | |
| US3821645A (en) | Device for testing the operation of sequential integrated circuital units | |
| GB1131085A (en) | Improvements in or relating to the testing and repair of electronic digital computers | |
| CN113567832B (zh) | 一种电路板io连通性的测试装置 | |
| US3634665A (en) | System use of self-testing checking circuits | |
| US3833853A (en) | Method and apparatus for testing printed wiring boards having integrated circuits | |
| JPS5931892B2 (ja) | 半導体集積回路 | |
| CN207337386U (zh) | 一种服务器主板测试装置 | |
| US3562644A (en) | Circuit tester providing circuit-selected test parameters | |
| US4847838A (en) | Circuit for testing the bus structure of a printed wiring card | |
| GB1104967A (en) | Signal translating arrangements | |
| CS195404B1 (cs) | Zkušební zařízení k prověření správné funkce logických obvodů | |
| CN216117887U (zh) | 一种电路板io连通性的测试装置 | |
| US4009437A (en) | Net analyzer for electronic circuits | |
| US3546793A (en) | Educational apparatus | |
| RU2093885C1 (ru) | Устройство для имитации отказов и внутрисхемного тестирования элементов дискретной аппаратуры | |
| TWM641395U (zh) | 校準系統及其校準載板 | |
| JPH05257731A (ja) | インサーキット・エミュレータ用プローブ終端装置 | |
| US3760261A (en) | Printed circuit card test unit | |
| Darji | Design and Implementation of Microcontroller Based Digital Logic Gate IC Tester | |
| CN220690975U (zh) | 调试接口、开发板和调试组件 | |
| US4271472A (en) | Wire wrap operator check system |