CS195012B1 - Zapojení děliče elektrických impulsů a libovolným dělicím poměrem - Google Patents

Zapojení děliče elektrických impulsů a libovolným dělicím poměrem Download PDF

Info

Publication number
CS195012B1
CS195012B1 CS892776A CS892776A CS195012B1 CS 195012 B1 CS195012 B1 CS 195012B1 CS 892776 A CS892776 A CS 892776A CS 892776 A CS892776 A CS 892776A CS 195012 B1 CS195012 B1 CS 195012B1
Authority
CS
Czechoslovakia
Prior art keywords
flop
flip
output
divider
input
Prior art date
Application number
CS892776A
Other languages
English (en)
Inventor
Milan Cervencl
Original Assignee
Milan Cervencl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Milan Cervencl filed Critical Milan Cervencl
Priority to CS892776A priority Critical patent/CS195012B1/cs
Publication of CS195012B1 publication Critical patent/CS195012B1/cs

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Vynález se týká zapojení děliče elektrických impulsů s libovolným dělicím poměrem a použitím bistabilních klopných obvodů a jednoho monostabilního klopného obvodu.
V číslicové technice se často vyskytuje požadavek dělení elektrických impulsů s dělicím poměrem vyjádřeným přirozeným číslem. Pokud se nejedná o některý z příhodných dělicích poměrů, např. 10, 2, 4,.8 atd., je nutno použít čítače a jeho stav komparovat s předvoleným stavem číselně odpovídajícím požadovanému dělicímu poměru a v tomto okamžiku čítač vynulovat. Nevýhodou tohoto způsobu je zvláště u vysokých dělicích poměrů poměrně složité zapojení pro komparaci stavu čítače s předvoleným stavem. Jinou možností jsou speciální zapojení klopných obvodů typu J-K, které jsou však vhodná pro nízké dělicí poměry.
Uvedené nevýhody odstraňuje zapojení děliče elektrických impulsů s libovolným dělicím poměrem s použitím binárního zpětného děliče z bistabilních klopných obvodů typu D a monostabilního klopného obvodu. Obvody jsou zapojeny tak, že výstup prvního bietabilního klopného obvodu, jehož festup je totožný ee vstupem děliče, je spojen se vstupem druhého bietabilního klopného obvodu, jehož výstup je spojen ee vstupem třetího bietabilního klopného obvodu, až výstup předposledního bistabilního klopného obvodu je spojen se vstupem posledního bistabilního klopného obvodu, jehož podstatou je, že výstup posledního bistabilního klopného obvodu je výstupem děliče,a zároveň
IBS 012 je spojen se vstupem monoatabilního klopného obvodu a nesl výstup monostabilního klopného obvodu a nulovací vstupy bistabilních klopných obvodů je zapojen přepínač. Výstup monostabilního klopného obvodu je spojen s nulovací® vstupe® těch bistabilních klopných obvodů, při jejichž vynulování se dostane dělič do stavu, jehož pořadí.je rovno číslu 2 a. M-2n“^-l, kde M-požadovaný dělicí poměr n- počet bistabilních klopných obvodů.
Výhodou navrženého zapojení je velmi jednoduchá realizace děliče. Tím je dána ekonomická úspora při výrobě děliče. Tato výhoda se výrazně projeví zvláětě při vysokých dělicích poměrech. Přepínáním výstupu monostabilního klopného obvodu k nulovacím vstupům různých kombinací klopných obvodů čítače je možno vytvářet různé dělicí poměry. Příkladné provedení zapojení podle vynálezu je uvedeno na obr. 1 až 5, kde na obr. 1 je obecné zapojení děliče, na obr. 2 obecné zapojení děliče s přepínačem, na obr. 3 zapojeni děliče pro dělicí poměr M = 14, na obr. 4 je průběh signálů v zapojení uvedeném na obr. 3 a na obr. 5 je zapojeni děliče s dělicím poměrem M s 10112.
Obecně zapojení děliče na obr. 1 spočívá v tom, že výstup prvního bistabilniho klopného obvodu 1, jehož vstup je totožný se vstupem děliče, je vstupem druhého bistabilního klopného obvodu 2, jehož výstup je spojen se vstupem třetího bistabilniho klopného obvodu 2, až výstup předposledního bistabilniho klopného obvodu 4 je vstupem posledního bistabilniho klopného obvodu 2» jehož výstup je výstupem děliče,a zároveň je spojen se vstupem monostabilního klopného obvodu 6, jehož výstup je spojen s nulovacím vstupem těch bistabilních klopných obvodů, jejichž nulováním se dělič dostane do stavu, jehož pořadí je rovno číslu Z » M- 2n”^-l.
Na obr. 2 je příkladné zapojení obdobného děliče vybaveného přepínačem g, kterým je možno přepínáním volit různé dělící poměry. Ostatní zapojení a funkce jsou obdobné jako u děliče na obr. 1.
Příkladné provedení děliče pro dělicí poměr M = 14 je uvedeno na obr. 3. Vstup děliče je totožný se vstupem bistabilniho klopného obvodu 1, jehož výstup je spojen se vstupem bistabilniho klopného obvodu 2, jehož výstup je spojen ae vstupem bistabilního klopného obvodu 2» jehož výstup je spojen se vstupem bistabilniho klopného obvodu ,4, jehož výstup je výstupem děliče, a zároveň je spojen se vstupem monostabilního obvodu 6, jehož výstup je spojen s nulováním vstupem bistabilniho klopného obvodu g.
Průběh signálů v zapojení na obr. 3 je uveden na obr. 4, kde jsou vstupní impulsy Uq, impulsy výstupu bistabilniho klopného obvodu 1, impulsy Ug výstupu bistabilniho klopného obvodu g, impulsy Uj výstupu bistabilniho klopného obvodu 2» impulsy výstupu bistabilniho klopného obvodu 4, a zároveň výstup děliče a impulsy Ug výstupu monostabilního klopného obvodu 6. Z průběhu signálů je zřejmé,že dělicí poměr je 14.
Ze stavu 8 přechází dělič mísfcbída btavu 7 do stavu 5.
Příkladné provedení děliče s dělicím poměrem M » 10112 je uvedeno na obr. 5. Příklad ilustruje vhodnost zapojení zejména pro vysoké dělicí poměry. Vstup děliče je totožnýse vstupem bistabilniho klopného obvodu Αθ, jehož výstup je spájen se vstupem
195 012 obvodu Ag? výstup předposledního bistabilního klopného obvodu A-^ j* spojen se vstupem posledního bistabilního obvodu A^, jehož výstup je výstupem děliče, a zároveň je spojen se vstupem monostabilního klopného obvodu\6, jehož výstup je spojen s nulovacía vstupem klopného obvodu Αγ, Λγι» Αχ2*
Funkce zapojení na obr. 5 spočívá v tom, že dělič počítá v přímém dvojkovém kódu z výchozího stavu 16 384 do stavu 8 192. V tomto okamžiku přechází pomocí vynulování klopných obvodů Α.γ, Α]_ι> A12 d0 stavu 1919 a déle již počítá opět v přímém.dvojkovém kódu. Pro ilustraci je uveden i výpočet.
Z podmínky M \<2n, a lí>2n_1 (2),(3) vychází potřebný počet bistabilnlch klopných obvodů n » 14 nebol 21^ 16 384 a 16 384 je větáí než 10 112
213 = 8 192 a 8 192 je menší než 10 112 (1) Z = M-2n-1 -1*10 112 - 8 192 - 1 = 1 919
Za stavu 8 192 je tedy nutno vynulováním některých bistabilárních klopných obvodů přejít do stavu 1 919. Dosazením do vztahu /1/ za Y číslo 1 919 vychází,že bistabilní klopné obvody Αγ, Αχι» a Ajj musí být ve stavu 0 a ostatní ve stavu 1. Je tedy pomocí monostabilního klopného obvodu (5 /obr.5/ třeba vynulovat bistabilní klopné obvedy -7» -11’ -13'

Claims (2)

PŘEDMĚT VYNÁLEZU
1. Zapojení děliče elektrických impulsů s libovolným dělicím poměrem s použitím binárního zpětného děliče z bistabilních klopných obvodů typu D a monostabilního klopného obvodu, tak zapojených, že výstup prvního bistabilního klopného obvodu,jehož výstup je totožný se vstupem děliče, je spojen se vstupem druhého bistabilního klopného obvodu, jehož výstup je spojen se vstupem třetího bistabilního klopného obvodu,a výstpp předposledního bistabilního klopného obvodu je spojen se vstupem posledního bistabilního klopného obvodu, vyznačené tím, že výstup posledního bistabilního klopného obvodu /5/ je výstupem děliče, a zároveň je spojen se vstupem monostabilního klopného obvodu /6/ a mezi výstup monostabilního klopného obvodu /6/ a nulovac.í vstupy bistabilních klopných obvodů /1,2,3,4,5,/ jo zapojen přepínač /!?/.
2. Zapojení podle bodu 1, vyznačené tím, že výstup monostabilního klopného obvodu /6/ jo spojm s nulovacím vstupem těch bistabilních klopných obvodů /1,2,3,4,5/, při jejichž vynulování se dostane dělič dostavu, jehož pořadí je rovno číslu kde M. je požadovaný dělicí poměr a n jo počet bistabilních klopných obvodů.
CS892776A 1976-12-31 1976-12-31 Zapojení děliče elektrických impulsů a libovolným dělicím poměrem CS195012B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS892776A CS195012B1 (cs) 1976-12-31 1976-12-31 Zapojení děliče elektrických impulsů a libovolným dělicím poměrem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS892776A CS195012B1 (cs) 1976-12-31 1976-12-31 Zapojení děliče elektrických impulsů a libovolným dělicím poměrem

Publications (1)

Publication Number Publication Date
CS195012B1 true CS195012B1 (cs) 1980-01-31

Family

ID=5440509

Family Applications (1)

Application Number Title Priority Date Filing Date
CS892776A CS195012B1 (cs) 1976-12-31 1976-12-31 Zapojení děliče elektrických impulsů a libovolným dělicím poměrem

Country Status (1)

Country Link
CS (1) CS195012B1 (cs)

Similar Documents

Publication Publication Date Title
US3075089A (en) Pulse generator employing and-invert type logical blocks
US3953746A (en) Selector latch gate
CS195012B1 (cs) Zapojení děliče elektrických impulsů a libovolným dělicím poměrem
US3986039A (en) Toggle switch/indicator circuit
US3207920A (en) Tunnel diode logic circuit
US3182204A (en) Tunnel diode logic circuit
US4423338A (en) Single shot multivibrator having reduced recovery time
US3025433A (en) Relay binary counter
US3986128A (en) Phase selective device
US3821563A (en) Asynchronous band pass pulse width filter
USRE25867E (en) Diode pulse gating circuit
KR900000767A (ko) 순서 선택 우선의 임의/순서 선택회로
GB819909A (en) Improvements in or relating to coding apparatus
KR860000596A (ko) 슬레이브형 인터페이스 회로
KR950001439Y1 (ko) R-s 플립플롭
KR200155054Y1 (ko) 카운터 회로
US3248566A (en) Electronic switch in which set pulse to one bistable multivibrator also resets othermultivibrators
KR900006821B1 (ko) 듀티싸이클 가변식 클럭발생회로
US3774235A (en) Alternating current static control system
US3013163A (en) Diode pulse gating circuit
KR0178892B1 (ko) 클럭 다중화 회로
JPS60160215A (ja) 切替回路
KR950004646Y1 (ko) 디지탈 지연회로
SU985954A1 (ru) Устройство дл имитации искажений телеграфных сигналов
KR900002057Y1 (ko) 프로그램이 가능한 상태유지회로