CN87106044A

CN87106044A - 用于电信交换系统的安全设备

Info

Publication number: CN87106044A
Application number: CN87106044.2A
Authority: CN
Inventors: 约翰·威廉·安塞尔; 杰弗里·肖平; 理查德·诺埃尔·沃特斯
Original assignee: Plessey Co Ltd
Current assignee: Plessey Co Ltd
Priority date: 1986-07-24
Filing date: 1987-07-24
Publication date: 1988-05-18
Also published as: IN168441B; GB2193062B; GB2193062A; DK162688A; US4858223A; FI881395A0; GB8618100D0; EP0254559A2; FI881395A; JPH01500951A; WO1988000786A3; EP0254559A3; CN1008049B; KR880702035A; GB8710191D0; DK162688D0; WO1988000786A2; PT85393A

Abstract

一种用于电信系统的安全装置，它具有两个安全平面，多个外围设备，多个外设通信控制器；相互连接各外设通信控制器的交换装置，以确定错误的安全平面，在各控制器间设置一条双工通路，利用这条通路，一个控制器可以自动地完成对其中任意一个安全平面的检验。如果发现该平面无错误，控制器就将与那个平面有关的数据传送给与其通信的外围设备。

Description

本发明涉及一种安全设备，该安全设备被用于使用交换网络处理时分复用信息的电信交换系统之中。

处理时分复用信息的交换网络以与被复用信息同步的方式“接通”和“断开”通信通路。一般来说，适合于处理脉冲编码调制话音取样信号的时分复用交换网络包括下列部分：（1）接收设备，包含有一个用于各时分复用汇接点的输入通路接收取样信号的存储装置;（2）发送设备，包含有一个用于各时分复用汇接点的输出通路发送取样信号的存储装置;（3）电子交换网络，在各接收取样信号存储装置的各个信道存储单元与各发送取样信号存储装置的各个信道存储单元之间建立取样信号的转移道路。每个取样信号存储装置由多个取样信息存储单元所组成。在交换网络的输入端或接收端，所接收的以时分复用传输的连续的各信道被按顺序地馈入适当的接收取样信号存储装置的一些连续的存储单元;同时交换网络的输出端或发送端，每个发送取样信号存储装置的信道存储单元，被按顺序地馈入相关汇接点的输出通路。

这种交换系统需要安全设备，并且在“SYSTEM X”型电信交换机中已得到应用。在上述交换机中具有集线器和数字路由交换装置，而且包括一个外围卡控制器。这种类型的交换机提供了两个安全平面，主错误检测机构用于话音错误检测，它是设在外围卡控制器内的一个偏差检测器。该检测器比较每一时隙中来自两个安全平面的数据在每个时隙的偏差。当二者不一致时，指示错误信号。对于错误检测来讲，这是一个很好的机制。但是它不能指示安全平面的错误。由于通过交换机仅有8比特被交换，而没有能够用于确定有错误的平面的检验码。在正常工作情况下，总是选择平面0的数据。

因此，本发明的目的是提供一种安全装置。在这种装置中，错误安全平面是利用通路检验设备确定的。上述通路检验设备执行一种通路检验算法。

根据本发明，提供一种用于电信系统的安全设备。该设备具有两个安全平面，多个外围卡控制器，多个外设以及互连上述各外围卡控制器的交换设备。其中，为了确定一个有错误的安全平面，在两个外围卡控制器之间设置一个通路，然后利用这个通路，一个外围卡控制器对安全平面之一自动地执行通路检验，如果没发现有错误，则该外围卡控制器发送与该平面相关的数据到与该外围卡控制器进行通信的外设。

根据本发明的一个方面，上述通路检验是由外围卡控制器对所有时隙发送通路检验图形列交换装置来实现的，以便检验所有时隙的偏差。

根据本发明的另一个方面，将该外围卡控制器设计为监测从交换装置接收来的数据，以查找从该通路另一端同样执行一种通路检验操作的外围卡控制器返回的通路检验图形。

现将参照下列附图，描述本发明的一个实施例，其中：

当图1a放在图1的右边时，图1和图1a表示外围卡控制器的方框图;

图2表示时隙交换的流程图;

图3表示外围卡控制器变换的流程图;

图4表示输入环路程序的流程图;

图5表示同步输入程序的流程图;

当图6a放在图6的下边，以及图6b放在图6a的右边时，图6、6a和6b表示交换网络输入程序的流程图;

当图7a放在图7的右边时，图7和图7a表示外设数据程序的流程图;

图8表示复位告警程序的流程图;

当图9a放在图9右边时，图9和图9a表示同步操作程序的流程图;

图10表示禁止检验持续1程序的流程图;

图11表示禁止检验持续2程序的流程图;

图12表示错误检验1程序的流程图;

图13表示错误检验2程序的流程图;

图14表示低频同步程序的流程图;

图15表示通路检验禁止1程序的流程图;

图16表示通路检验禁止2程序的流程图;

图17表示检验程序流程图;

图18表示持续程序流程图;

当图19a放在图19的右边，图19b放在图19下边，以及

图19c放在图19a下边时，图19，19a，19b和19c表示查找图形0程序的流程图;

图20表示查找图形1程序的流程图;

图21表示通路检验继续程序的流程图;

当图22a放在图22右边时，图22和图22a表示平面选择程序的流程图;

图23表示偏差传送程序流程图;

当图24a放在图24下边时，图24和图24a表示有效程序流程图;

图25表示检验偏差的通路检验程序流程图;

当图26a放在图26的右边时，图26，26a表示通路检验图形1程序流程图;

图27表示通路检验偏差程序的流程图。

参照图1和图1a，那里示出了外围卡控制器的基本方框图。

同步检验和确认电路（A）

这个电路接收数据，控制和同步信息，同时接收对应于安全平面0的8MH_z时钟信号。该电路检测和确认同步信息，并为分接器C，选择同步和时钟电路D以及复接器M产生同步数据信号。

同步检测和确认电路（B）

这个电路接收数据，控制和同步信息，同时接收对应于安全平面1的8MH_z时钟信号。该电路检测并确认同步信息，还为选择同步和时钟电路D，分接器E以及复接器N产生同步数据信号。

分接器（C）

这个电路在电路A的控制下，分接对应于平面0的数据、控制和同步信息，并产生控制信号CO，话音信号SAO，话音信号SBO以及同步信号SO。

选择同步和时钟电路（D）

这个电路接收来自平面0和平面1的8MH_z时钟信号、由电路（A）和（B）产生的信号以及程序信号PROG。该电路根据所接收的各信号产生用于电路（F.G.H.J.K.L）的各种时钟和启动信号CLK，FS，并且为外围设备PE RIPH产生各信号，同时也接收来自外围设备的信号。

分接器（E）

这个电路在电路B的控制下分接与平面1有关的数根、控制和同步信息，并产生控制信号C1、话音信号SA1、话音信号SB1以及同步信号S1。

位对准器（F和G）

这个电路在由电路D产生的信号CLK和FS的控制下，分别对信号SAO，SBO，CO和SA1，SB1，C1重新定时。然后将信号SAO，SBO，SA1，SB1送到话音告警检测和数据选择电路J;将信号CO，C1送到控制确认和处理电路H。

控制确认和处理电路（H）

这个电路产生送往位对准器L和K的控制信号和送往外围设备的复位信号RST及控制信信号CTLO。这个电路从位对准器F和G接收信号CO和C1;从电路D接收一个同步信号。这个电路还从外围设备接收外围告警信号EXT、请求发送信号RTS，控制信号CLTI以及外围回送信号LBK。

话音告警检测和数据选择电路（J）

这个电路确定若干状态，这些状态允许从位对准器F和G接收的话音数据发送到线SD1和SD2上。这个电路还确定一个状态，该状态允许从线SD3，SD4接收的话音数据通过位对准器L和K发送出去。这个电路是由从外围设备接收的调动信号SWP和从电路H接收的外围回送信号LBK来控制的。

位对准器（L和K）

这两个电路根据来自电路D的信号FS和CLK对从电路J接收的各信号进行重新定时。这些电路受来自电路H的控制信号的控制。位对准器L处理与平面0有关的数据，并产生话音信号SAAO，SBBO和控制信号COO;位对准器K处理与平面1有关的数据，并产生话音信号SAA1、SBB1和同步信号CO1。

复接器（M）

这个电路复接与平面0有关的话音信号SBBO，SAAO，并在线DCO上产生复接的输出数据控制信号。该复接器受来自电路A的控制信号COO，同步信号SO和一个同步检测信号的控制。

复接器（N）

这个电路复接与平面1有关的话音信号SAA1，SBB1并在线DC1上产生复接的输出数据控制信号，该复接器受来自电路B的控制信号CO1、同步信号S1和一个同步检测信号的控制。

当一个错误发生时，外围卡控制器可能在若干个时隙中接收到偏差数据。假设，在两个安全平面中并没有同时发生错误，并且一些先前的错误（假设上述错误尚未修理好）已经利用锁定和备用图形隔离。因此，在某一时刻仅有一个有错误的设备需要满足通路检验算法检验的条件。从而，如果能够确定哪个平面具有有错误的设备以及哪些时隙从有错误的设备接收到不可靠的数据，那么，就有可能精确地选出可靠的数据。外围卡控制器通过交换网络的双工通路连接到另外一个外围卡控制器，以确定有故障的安全平面。利用这个通路外围卡控制器对安全平面1执行通路检验。如果上述通路检验成功，则外围卡控制器将平面1的数据发送到外围设备。如果上述通路检验失败，则外围卡控制器发送平面0的数据到外围设备。外围卡控制器将通路检验的结果报告给一个控制系统。通路检验由外围卡控制器执行，它将通路检验图形发送到交换网络，以检验交换网络的所有时隙的偏差。外围卡控制器监测从交换网络接收的数据，查找由双工通路另外一端可以查出偏差数据并同样可以进行通路检验的外围卡控制器返回的通路检验图形。如果从交换网络接收到这个图形，则认为平面1是好的，如果在两个复帧超时之内没有接收到上述图形，则认为平面1是坏的。利用两种图形可完成通路检验，这两种图形是：

比特 01234567

图形0 ＝10110110

图形1 ＝01001001

传送到交换网络的通路检验图形从通路检验的开始，各帧交替变化，并且通过由同步码流得到的两个帧同步信号进行同步。利用复帧同步信号，所有的外围卡控制器的通路检验都是同步进行的。通路检验的算法取决于作为一个整体所描述的外围卡控制器的状态，它还取决于所描述的由外围卡控制器接收的64个时隙中每一个时隙所运行的一个话音时隙的状态。

外围卡控制器将处于下述六个可能的状态中的一个状态：

检验偏差;

持续偏差;

查找图形0;

查找图形1;

通路检验继续;

通路检验完成。

每一话音时隙为两种可能的状态之一：

a）;无错误，通路检验结束。

对于“无错误”状态的每一时隙，外围卡控制器对从交换网络接收来的数据进行偏差检验。如果检验到某一偏差，则那个时隙进入“通路检验”状态。

b）.错误，通路检验。

如果外围卡控制器处于通路检验，亦即，如果外围卡控制器处于查找图形0，查找图形1状态或者通路检验继续状态，则外围卡控制器将对这个时隙进行通路检验。正在检验的时隙将发送通路检验图形到交换网络的平面1。如果外围卡控制器状态返回到“检验偏差”，所有时隙将进入“无错误”，通路检验结束状态。该时隙状态的转变如图2所示：

步骤1，检验偏差，且在这个状态不向各时隙发送通路检验图形。

步骤2，如果外围卡控制器处于通路检验，则在这个状态向各时、隙发送通路检验图形。复位告警将把所有时隙恢复到步骤1。

外围卡控制器的话音偏差算法具有以下六种状态：

检验偏差

外围卡控制器对正从交换网络接收来的数据进行偏差检验。当检测到某一偏差时，外围卡控制器进入“持续偏差”状态。并修改话音错误寄存器使其包含有当前的时隙数和错误状态“查找图形0”。

持续偏差

将外围卡控制器设置为持续偏差检测。如果偏差持续，则外围卡控制器在一个复帧的终点将进入“查找图形0”的状态，并且两个复帧的超时开始。如果偏差没有持续，则外围卡控制器在一个复帧的未尾将返回检验偏差状态。持续算法计算一个复帧时间间隔中的偏差帧数。如果检测到“m”个错误帧，其中“m”存入一个寄存器，并且在一个复帧中“m”大于0，小于5，则偏差将被持续。

查找图形0

外围卡控制器在64个时隙的任何一个时隙中查找图形0。提供图形0的第一时隙将记入话音错误寄存器，并将错误状态修改为“查找图形1”。对于其余时隙的算法，外围卡控制器仅仅涉及这一时隙本身。如果找到图形0，则外围卡控制器进入“查找图形1”状态。

查找图形1

外围卡控制器将在一帧期间维持这一状态，通路检验图形0已经检测完毕，外围卡控制器现在检验通路检验图形1，如果图形1是在其时隙数已存入话音错误寄存器的时隙中接收到的，则外围卡控制器的状态将改变为“通路检验继续”状态，并且将寄存器的错误状态修改为“通路检验继续”。如果图形1在其时隙数已存入话音错误寄存器的时隙中没有被接收到，则外围卡控制器将返回“查找通路检验图形0”的状态，但是仍然与该时隙本身有关。也就是说，外围卡控制器仍将在已存入话音错误寄存器的那个时隙中查找图形0。

通路检验继续

对于有问题的时隙的通路检验已完成。该外围卡控制器将继续对交换网络发送测试图形，直至该外围卡控制器状态改变为“通路检验完成”。

通路检验完成

当完成了从外围卡控制器第一次进入“查找图形0”状态时，两个复帧超时完成，该外围卡控制器将进入“通路检验完成”状态。外围卡控制器在“通路检验完成”状态完成了其通路检验序列。现在利用读话音错误寄存器的内容就能够确定交换网络的错误状态。错误时隙数将指示为已被通路检验图形测试过的那个时隙。一般错误类型的号码，以如下方式指示该交换网络的哪个平面是有错误的。

查找通路检验图形0-平面1有错误。

查找通路检验图形1-平面1有错误。

通路检验完成-平面0有错误。

上述算法具有足够的信息确保将良好的数据传送到外围设备。

当外围卡控制器进入“通路检验完成”状态时，外围卡控制器通常将传送一个“请求传送告警信号”到控制系统，如果外围卡控制器从控制系统收到一个“复位告警信号”的命令，则将所有话音时隙状态都置于“无错误”。通路检验结束，该外围卡控制器状态置于“检、验偏差”，并且将“请求传送告警信号”的标志复位。外围设备状态变换如图3所示：

步骤1，执行偏差检验操作，如果找到偏差，则执行步骤2。

步骤2，检验偏差是否是持续的，如果偏差是持续的，则执行步骤3。如果检验十六帧后该偏差不再持续，并出现超时TM，则返回步骤1。

步骤3，查找图形0，如果找到图形0，则执行步骤4;如果未找到图形0，在发生32帧超时TMT之后，执行步骤6。

步骤4，查找图形1，如果找到图形1，则执行步骤5;如果没找到图形1，在32帧以后，发生超时TMT，并执行步骤6。

步骤5，继续对平面1执行通路检验总线偏差。在32帧以后，发生超时TMT，并执行步骤6，

步骤6，当通路检验完成时，执行这一步骤。在步骤2至6期间，处理器信息PM将使步骤1重复。

图4表示输入环路程序。

步骤1，执行输入等待操作。

步骤2，当已接收到输入信号时，这个步骤予以确认。

步骤3，确定接收到了如下所列出的哪个输入程序。

同步输入SI，在这种情况下执行步骤4;

来自交换网络的数据DS，在这种情况下执行步骤5;

来自外围设备的数据DP，在这种情况下执行步骤6;

复位告警RA，在这种情况下执行步骤7。

步骤4，这个步骤执行图5所示的同步输入程序。

步骤5，这个步骤执行图6所示的交换网络输入程序。

步骤6，这个步骤执行图7所示的外围设备输入程序。

步骤7，这个步骤执行图8所示的复位告警程序。

图5表示同步输入程序，SI。

步骤1，进入同步输入程序。

步骤2，确定交换网络的下列锁定状态：

未锁定NL，在这种情况下执行步骤3;

锁定平面0 LPO，在这种情况下执行步骤4;

锁定平面1 LP1，在这种情况下执行步骤4;

禁止通路检验PCI，在这种情况下执行步骤4。

步骤3，执行如图9所描述的同步操作。

步骤4，确定帧同步信号FS和低频同步信号LFS的输入状态。当该状态分别为1、0时，执行步骤5;当该状态分别为1、1时，执行步骤6。

步骤5，执行禁止检验持续1程序，它将参照图10予以描述。

步骤6.执行禁止检验持续2程序，它将参照图11予以描述。

步骤7，退出该同步输入程序。

图6.6a和6b表示交换网络输入程序，SWI。

步骤1，进入交换网络输入程序。

步骤2，确定时钟状态，如果平面1的时钟P1CLKS有错误，则执行步骤3;如果时钟CLKS OK无错误，则执行步骤7;如果平面O的时钟有错误PO CLKS，则执行步骤5。

步骤3，将平面O的数据发送到外围设备。

步骤4，保证忽略所有后来的平面选择。

步骤5，将平面1的数据发送到外围设备。

步骤6，保证忽略所有后来的平面选择。

步骤7，确定如下锁定状态：

通路检验禁止PCT，如果存在这个状态，则执行步骤8。

锁定于平面O，LPO，如果存在这个状态，则执行步骤9。

非锁定，NL，如果存在这个状态，则执行步骤12。

锁定于平面1，LP1，如果存在这个状态，则执行步骤11。

步骤8，这个步骤执行如图15所描述的通路检验禁止1程序。

步骤9，这个步骤执行如图16所描述的通路检验禁止2程序。

步骤10，保证平面O的数据发送到外围设备。

步骤11，这个步骤执行如图16所描述的通路检验禁止2程序。

步骤12，确定如下所述外围卡控制器的状态：检验偏差，CFD，如果存在这个状态，则执行步骤13;

持续偏差，PD，如果存在这个状态，则执行步骤14。

查找图形O，LPO，如果存在这个状态，则执行步骤15。

查找图形1，LP1，如果存在这个状态，则执行步骤16。

通路检验继续，PCC，如果存在这个状态，则执行步骤17;

通路检验完成，PCCM，如果存在这个状态，则执行步骤18。

步骤13，执行如图17所描述的检验程序;

步骤14，执行如图18所描述的持续程序。

步骤15，执行如图19所描述的查找图形O的程序。

步骤16，执行如图20所描述的查找图形1程序。

步骤17，执行如图21所描述的通路检验继续程序。

步骤18，执行如图22所描述的平面选择程序。

步骤19，保证平面1的数据发送到外围设备。

步骤20，退出交换网络输入程序。

图7和7a表示外设数据程序，PDT。

步骤1，进入外设数据程序。

步骤2，确定外围卡控制器的状态并形成如下所述的操作：

检验偏差，CFD，如果存在这个状态，则执行步骤3;

持续偏差，PD，如果存在这个状态，则执行步骤4;

查找图形0，LPO，如果存在这个状态，则执行步骤6;

查找图形1，LP1，如果存在这个状态，则执行步骤6。

通路检验继续，PCC，如果存在这个状态，则执行步骤6。

通路检验完成，PCCM，如果存在这个状态，则执行步骤5。

步骤3，为平面0和平面1向交换设备发送数据。

步骤4，为平面0和平面1向交换设备发送数据。

步骤5，为平面0和平面1向交换设备发送数据。

步骤6，确定通路状态是通路检验状态还是通路检验结束状态。如果确定是通路检验结束状态，则执行步骤7;如果确定是通路检验状态，则执行步骤8。

步骤7，为平面0和平面1向交换设备发送数据。

步骤8，确定发送的比特是否被设置于图形1，如果没有设置于图形1，则执行步骤9;如果设置图形1，则执行步骤10。

步骤9，为平面0发送数据。并将图形0送到平面1。

步骤10，为平面0发送数据，并将图形1送到平面1。

步骤11，执行如图23所描述的偏差传送程序。

步骤12，退出外设数据程序。

图8表示复位告警程序，RA。

步骤1，进入复位告警程序RA。

步骤2，设置时钟为无错误。

步骤3，设置外围卡控制器的状态为：检验偏差。

步骤4，将所有时隙的通路状态设置为：检验偏差。

步骤5，使发送告警信号的请求复位。

步骤6，在话音错误寄存器中，将错误时隙数设置为十六进制的00。

步骤7，将错误类型设置为00。

步骤8，将错误计数设置为00。

步骤9，复位话音错误比特。

步骤10，将低频同步计数器复位。

步骤11，将发送比特设置为0。

步骤12，退出复位告警程序。

图9和图9a表示同步操作，SF。

步骤1，进入同步操作。

步骤2，确定外围卡控制器的状态，并产生如下操作：

检验偏差，CFD，如果存在这个状态，则执行步骤3;

持续偏差，PD，如果存在这个状态，则执行步骤4;

查找图形0，LPO，如果存在这个状态，则执行步骤7;

查找图形1，LP1，如果存在这个状态，则执行步骤7;

通路检验继续，PCC，如果存在这个状态，则执行步骤7;

通路检验完成，PCCM，如果存在这个状态，则执行步骤10。

步骤3，将错误计数器设置为0。

步骤4，确定帧同步FS和低频同步LFS的状态，如果上述状态分别为1、0，则执行步骤5;如果上述状态分别为1、1，

则执行步骤6。

步骤5，执行如图12所描述的错误检验1程序。

步骤6，执行如图13所描述的错误检验2程序。

步骤7，确定帧同步FS和低频同步LFS的状态，如果上述状态分别为1、0，则执行步骤8;如果上述状态分别为1、1，则执行步骤9。

步骤8，触发发送比特。

步骤9，执行如图13所描述的低频同步程序。

步骤10，退出同步操作程序。

图10表示禁止检验持续1程序，ICP 1。

步骤1，进入禁止检验持续1程序。

步骤2，检验话音错误比特是否被置位，如果未置位，则执行步骤6;如果该比特已置位，则执行步骤3。

步骤3，检验该错误计数值是否小于存储值，如果不小于，则执行步骤5;如果小于，则执行步骤4。

步骤4，使错误计数器加1。

步骤5，使错误比特复位。

步骤6，退出禁止检验持续1程序。

图11表示禁止检验持续程序2，ICP 2。

步骤1，进入禁止检验持续程序2。

步骤2，检验产生的话音错误比特，如果这个比特被置位，则执行步骤3;若这个比特没有被置位，则执行步骤4。

步骤3，确定错误计数计数的值是否比存储值减1大，若是，则执行步骤5;若否，则执行步骤8。

步骤4，确是错误计数的值是否比存储值小，若是，则执行步骤8;若否，则执行步骤5。

步骤5，确定平面1或平面0是否被锁定，若是则执行步骤7;若否，则执行步骤6。

步骤6，发出告警信号请求。

步骤7.使话音偏差标志置于错误寄存器中。

步骤8.错误计数复位。

步骤9.错误比特复位。

步骤10.退出禁止检验持续程序2。

图12表示错误检验程序1，FC1

步骤1，执行这一步时，进入FC1程序。

步骤2，检验话音错误比特是否被置位，若否，则执行步骤6，退出FC1程序;若是，执行步骤3。

步骤3，检验错误计数是否小于存储的值，若否，则执行步骤5;若是，则执行步骤4。

步骤4，使错误计数加1。

步骤5，复位话音错误比特。

步骤6，由错误检验程序1退出。

图13表示错误检验程序2，FC2

步骤1，执行这一步时，进入FC2程序。

步骤2，检验错误比特是否被置位，若否，则执行步骤9;若是，则执行步骤3。

步骤3，检验错误计数是否比存储值减1大，若否，则执行步骤10;若是，则执行步骤4。

步骤4，在时隙1的开始，置外围卡控制器为查找图形0的状态。

步骤5，低频同步计数器复位。

步骤6，置发送比特为图形0。

步骤7，错误计数复位。

步骤8，话音错误比特复位。

步骤9，检验错误计数是否小于存储的值，若否，则执行步骤4;若是，则执行步骤10。

步骤10，置外围卡控制器为检验偏差状态。

步骤11，置通路状态为对所有时隙均是通路检验结束，然后执行步骤7。

步骤12，由错误检验程序退出。

图14表示低频同步程序LFS。

步骤1，执行这一步时，进入低频同步程序。

步骤2，检验低频同步计数器是否大于0，若是，则执行步骤3;若否，则执行步骤5。

步骤3，改变外围卡控制器为通路检验完成状态。

步骤4，设置传送告警信号请求。

步骤5，低频同步计数器加1。

步骤6，置发送比特为图形0。

步骤7，退出低频同步程序。

图15表示通路检验禁止程序1，PCI1

步骤1，进入通路检验禁止程序。

步骤2，确定平面0和平面1的数据内容，并产生如下操作：

若平面1和平面0出现数据D，即没有偏差，则执行步骤6。

若出现偏差数据DIS D，则执行步骤3。

若平面0出现了数据D，平面1出现了空闭I，则执行步骤6。

若平面0出现了数据D，平面1出现了通路检验图形O，PCO，则执行步骤3。

若平面0出现数据D，平面1出现通路检验1，PC1，则执行步骤3。

如果两个平面均为空闲I，则执行步骤7。

若平面0为空闲I，平面1出现数据D，则执行步骤7。

若平面0为空闲I，平面1出现通路检验0，PCO，则执行步骤7。

若平面0为空闲I，平面1出现通路检验1，PC1，则执行步骤7。

步骤3，使话音错误比特置位。

步骤4，使话音错误寄存器中的有错误的时隙数被设置为目前的时隙数。

步骤5，使在话音寄存器中的错误类型置为图形0。

步骤6，传送平面0的数据到外围设备。

步骤7，传送平面1的数据到外围设备。

步骤8，由通路检验禁止程序1中退出。

图16表示通路检验禁止程序2。

步骤1，进入通路检验禁止程序2。

步骤2，确定平面0和平面1的数据内容，并产生如下操作：

若平面0和平面1出现数据D，则执行步骤6。

若出现偏差数据DIS D，则执行步骤3。

若平面0出现数据D，平面1为空闲I，则执行步骤6。

若平面0出现数据D，平面1出现通路检验0，PCO，则执行步骤3。

若两个平面均为空闲I，则执行步骤6。

若平面1为空闲I，平面1出现数据D，则执行步骤6。

若平面0为空闲I，平面1出现通路检验0，PCO，则执行步骤6。

若平面0为空闲I，平面1出现通路检验1，PC1，则执行步骤6。

步骤3，使话音错误比特置位。

步骤4，使在话音错误寄存器中有错误的时隙数被置为目前的时隙数。

步骤5，使在话音错误寄存器中的故障类型置为图形0。

步骤6，由通路检验禁止程序2中退出。

图17表示检验程序CHK。

步骤1，进入检验程序。

步骤2和步骤3，交换至一条通路状态，然后确定该通路是处于通路检验状态或是处于通路检验结束状态;若是通路检验状态，则执行步骤5，若是通路检验结束状态，则执行步骤4。

步骤4，执行一个如参考图24所描述的有效程序。

步骤5，置通路状态为通路控制结束。

步骤6，传送平面0的数据到外围设备。

步骤7，退出检验程序。

图18表示持续程序，PST。

步骤1，进入持续程序。

步骤2，确定平面0和平面1的数据内容及产生如下的操作：

若平面0和平面1出现数据D，则执行步骤3。

若出现偏差数据DIS D，则执行步骤4。

若数据D对于平面0是有效的，平面1为空闲I，则执行步骤3。

若数据D对于平面0是有效的，平面1出现通路检验0，PCO;则执行步骤4。

若数据D对于平面0是有效的，平面1出现通路检验1，

PC1，则执行步骤4。

若两个平面均为空闲I，I;则执行步骤7。

若平面0为空闲I，平面1出现数据D，则执行步骤7。

若平面0为空闲I，平面1出现通路检验0.PCO;则执行步骤7。

若平面0为空闲I，平面1出现通路检验1，PC1;则执行步骤7。

步骤3，传送平面0的数据到外围设备。

步骤4，使通路状态处于通路检验状态。

步骤5，使话音故障比特置位。

步骤6，传送平面0的数据到外围设备。

步骤7，传送平面1的数据到外围设备。

步骤8，退出持续程序。

图19，19a，19b，和19c表示查找图形0的程序，LPO。

步骤1，进入查找图形0的程序。

步骤2，确定平面0和平面1的数据内容，并产生如下操作：

若数据D对于平面0和平面1是有效的，则执行步骤3。

若出现偏差数据DIS，D;则执行步骤4。

若数据D对于平面0是有效的，平面1为空闲I，则执行步骤3。

若数据D对于平面0是有效的，平面1出现通路检验0，PCO;则执行步骤6。

若数据D对于平面0是有效的，平面1出现通路检验1，PC1;则执行步骤4。

若两个平面均为空闲I，I;则执行步骤21。

若平面0是空闲I，数据D对于平面1是有效的，则执行步骤21。

若平面0为空闲I，平面1出现通路检验0，PCO;则执行步骤14。

若平面0为空闲I，平面1出现通路检验1，PC1;则执行步骤21。

步骤3，传送平面0的数据到外围设备。

步骤4，强制通路状态成为通路检验状态。

步骤5，传送平面0的数据到外围设备。

步骤6，确定在话音错误寄存器中的故障类型，并产生如下操作：

若偏差检验出现，则执行步骤7。

若图形0出现，则执行步骤7。

若图形1出现，则执行步骤10。

若偏差出现，则执行步骤10。

步骤7，置话音错误寄存器中的故障时隙数为现行的时隙数。

步骤8，置话音错误寄存器中的错误类型为图形1。

步骤9，使外围卡控制器进入查找图形1的状态。

步骤10，确定现行时隙数是否等于话音错误寄存器中存储的数，若否，则执行步骤12;若是，则执行步骤11。

步骤11，使外围卡控制器进入查找图形1的状态。

步骤12，使通路成为通路检验状态。

步骤13，传送平面0的数据到外围设备。

步骤14，确定话音错误寄存器中错误的类型，并产生如下操作。

若检验偏差出现，则执行步骤13。

若图形0出现，则执行步骤15。

若图形1出现，则执行步骤18。

若偏差出现，则执行步骤18。

步骤15，置话音错误寄存器中的错误时隙数为现行时隙数。

步骤16，置话音错误寄存器中的故障类型为图形1。

步骤17，保证外围卡控制器处于查找图形1的状态。

步骤18，确定现行时隙数是否等于存储在话音错误寄存器中的时隙数，若否，则执行步骤20;若是，则执行步骤19。

步骤19，保证外围卡控制器处于查找图形1的状态。

步骤20，传送平面1的数据到外围设备。

步骤21，传送平面1的数据到外围设备。

步骤22，退出查找图形0的程序。

图20表示查找图形1的程序LP1。

步骤1，进入查找图形1的程序。

步骤2和步骤3，使通路状态接通，若通路状态为通路检验结束PC，OFF，则执行步骤4;如通路状态为通路检验状态PC，ON，则执行步骤5。

步骤4，执行通路检验偏差的检验程序，它将参考图25进行描述。

步骤5，执行通路检验图形1程序，它将参考图26进行描述。

步骤6，退出查找图形1程序。

图21表示通路检验继续程序PCC，

步骤1，进入通路检验继续程序。

步骤2和步骤3，使通路状态接通，若通路状态为通路检验结束PCOFF则执行步骤4;若通路状态为通路检验状态。PCON，则执行步骤5。

步骤5，执行通路检验偏差程序，它将参考图27进行描述。

步骤6，退出通路检验继续程序

图22和图22a表示平面选择程序，PS，

步骤1，进入平面选择程序。

步骤2，确定平面0和平面1的数据内容，并产生如下操作：

若数据D对于平面0和平面1是有效的，则执行步骤3。

若出现偏差的数据DIS D，则执行步骤5。

若数据D对于平面0是有效的，平面1为空闲I，则执行步骤3a。

若数据D对于平面0是有效的，平面1出现通路检验0，PCO;

则执行步骤5。

若数据D对于平面0是有效的，平面1出现通路检验1，PC1，则执行步骤5。

若两个平面均为空闲I，I;则执行步骤3C。

若平面0为空闲I，数据D对于平面1是有效的，则执行步骤3C。

若平面0为空闲I，平面1出现通路检验0，PCO;则执行步骤3C。

若平面0为空闲I，平面1出现通路检验1，PC1;则执行步骤3C。

步骤3，传送平面0的数据到外围设备。

步骤3a，确定通路状态是否处于通路检验状态，若是，则执行步骤5;若否，则执行步骤3b。

步骤3b，传送平面0的数据到外围设备。

步骤3c，确定通路状态是否处于通路检验状态，若是，则执行步骤5;若否，则执行步骤4。

步骤4，传送平面1的数据到外围设备。

步骤5，确定错误寄存器中的错误类型是否是连续，若否，则执行步骤7;若是，则执行步骤6。

步骤6，传送平面1的数据到外围设备。

步骤7，传送平面0的数据到外围设备。

步骤8，退出平面选择程序。

图23表示偏差发送程序BST。

步骤1，进入偏差发送程序。

步骤2，确定对于平面0或平面1回送比特是否被置位，若否，则执行步骤6，若是，则执行步骤3。

步骤3，接通回送比特，若回送比特对于平面0，LBPO是接通的，则执行步骤4，

若回送比特对于平面1，LBP1是接通的，则执行步骤5。

步骤4，使对于平面0的交换数据进行传输，使对于平面1的外围设备的数据进行传输。

步骤5，使对于平面0的外围设备的数据进行传输，使对于平面1的交换数据进行传输。

步骤6，使两个平面的外围设备的数据进行传输。

步骤7，退出偏差发送程序。

图24和图24a表示有效程序，VAL。

步骤1，进入有效程序。

步骤2，确定平面0和平面1的状态，并产生如下操作：

若数据D对于平面0和平面1是有效的，则执行步骤3。

若出现偏差数据DIS，D;则执行步骤5。

若数据D对于平面0是有效的，平面1为空闲I，则执行步骤3。

若数据D对于平面0是有效的，平面1出现通路检验0，PCO;则执行步骤5。

若数据D对于平面0是有效的，平面1出现通路检验1，PC1;则执行步骤5。

若两个平面均为空闲I，I;则执行步骤4。

若平面D为空闲I，数据D对于平面1是有效的，则执行步

骤4。

若平面0为空闲I，平面1出现通路检验0，PCO;则执行步骤4。

若平面0为空闲I，平面1出现通路检验1，PC;则执行步骤4。

步骤3，传送平面0的数据到外围设备。

步骤4，传送平面1的数据到外围设备。

步骤5，使话音错误比特置位。

步骤6，置通路状态为通路检验状态。

步骤7，置话音错误寄存器中的错误时隙数为现行时隙数。

步骤8，置话音错误寄存器中的错误类型为图形。

步骤9，置外围卡控制器为持续偏差状态。

步骤10，传送平面0的数据到外围设备。

步骤11，退出有效程序。

图25表示通路检验偏差的检验程序，CFD。

步骤1，进入通路检验偏差的检验程序。

步骤2，确定平面0和平面1的数据内容，并产生如下操作。

若数据D对于平面0和平面1是有效的，则执行步骤3。

若出现偏差数据DISD，则执行步骤4。

若数据D对于平面0是有效的，平面1为空闲I，则执行步骤3。

若数据D对于平面0是有效的，平面1出现通路检验图形0，则执行步骤4。

若数据D对于平面0是有效的，平面1出现通路检验图形1，

则执行步骤4。

若两个平面均为空闲I，I;则执行步骤6。

若平面0是空闲I，数据D对于平面1是有效的，则执行步骤6。

若平面0是空闲I，平面1出现通路检验图形0，则执行步骤6。

若平面0为空闲I，平面1出现通路检验图形1，则执行步骤6。

步骤3，传送平面0的数据到外围设备。

步骤4，置通路状态为通路检验状态。

步骤5，传送平面0的数据到外围设备。

步骤6，传送平面1的数据到外围设备。

步骤7，退出通路检验偏差的检验程序。

图26和26a表示通路检验图形1程序，PCP1。

步骤1，进入通路检验图形1程序。

步骤2，确定平面0和平面1的数据内容，并产生如下操作：

若数据D对于平面0和平面1都是有效的，则执行步骤3。

若出现偏差数据DIS D，则执行步骤3。

若数据D对于平面0是有效的，平面1为空闲I，则执行步骤3。

若数据D对于平面0是有效的，平面1出现通路检验0，PCO;则执行步骤3。

若数据D对于平面0是有效的，平面1出现通路检验1，PC1;则执行步骤6。

若两个平面均为空闲I，I;则执行步骤3。

若平面0为空闲I，数据D对于平面1是有效的，则执行步骤14。

若平面0为空闲I，平面1出现通路检验0，PCO;则执行步骤14。

若平面0为空闲I，平面1出现通路检验1，PC1;则执行步骤10。

步骤3，确定现行的时隙数是否等于存储在话音错误寄存器中的时隙数，若不是，则执行步骤5;若是，则执行步骤4。

步骤4，置外围卡控制器为查找图形0状态。

步骤5，传送平面0的数据到外围设备。

步骤6，确定现行时隙数是否等于存储在寄存器中的时隙数，若否，则执行步骤9;若是，则执行步骤7。

步骤7，置话音错误寄存器中的错误类型为连续。

步骤8，置外围卡控制器为通路检验继续状态。

步骤9，使送平面0的数据到外围设备。

步骤10，确定现行的时隙数是否等于存储在话音错误寄存器中的时隙数，若否，则执行步骤13，若是，则执行步骤11。

步骤11，置错误寄存器中的错误类型为连续。

步骤12，置外围卡控制器为通路检验连续状态。

步骤13，传送平面1的数据到外围设备。

步骤14，确定现行的时隙数是否等于存储在话音错误寄存器中的时隙数，若否，则执行步骤16，若是，则执行步骤5。

步骤15，置外围卡控制器为查找图形0状态。

步骤16，传送平面1的数据到外围设备。

步骤17，退出通路检验图形1程序。

图27表示通路检验偏差程序PCB。

步骤1，进入通路检验偏差程序。

步骤2，确定平面0和平面1的数据内容，并产生如下操作：

若数据D对于平面0和平面1是有效的，则执行步骤3。

若出现偏差数据DIS D，则执行步骤3。

若数据对于平面0是有效的，平面1空闲，则执行步骤4。

若数据对于平面0是有效的，平面1出现通路检验0，PCO;则执行步骤4。

若数据对平面0是有效的，平面1出现通路检验1，PC1;则执行步骤4。

若两个平面均为空闲I，I;则执行步骤3。

若平面0为空闲I，数据D对于平面1是有效的，则执行步骤3。

若平面0为空闲I，平面1出现通路检验0，PCO;则执行步骤3。

若平面0为空闲I，平面1出现通路检验1，PC1;则执行步骤3。

步骤3，传送平面1的数据到外围设备。

步骤4，传送平面0的数据到外围设备。

步骤5，退出通路检验偏差程序。

波形分配：

波形发生器为波形分配器提供三个基本时钟。波形分配器则在由该发生器所提供的时钟范围内产生其它所需的一切波形。

定时信息经编码进入2.048Mb/S的数据流，通过控制/交换或交换/外设边界进行分配。在操作区域内，有关的定时信息可以从数据流中提取。

来自发生器的定时信息通过分配器到达包括两个控制/交换平面的双重系统。两个平面最终又被送入了一个外围装置。这个外围装置就是外围卡控制器。外围卡控制器对由两个平面接收的各自的时钟流进行确认。如果外围卡控制器判定两个平面都有有效的时钟流，那么它将随意地选取其中一个平面。这就意味着不同的外围设备可以由来自不同平面的时钟所驱动。因此，通过分配器提供给各个平面的时钟，必须由可以保证其相位相关性的相同的发生器所驱动。

完成发明所需要的硬件是本领域普通技术人员所知道的，例如：错误寄存器，计数器等都是标准装置，其功能在本领域也是公知的。

Claims

1、一种用于电信系统的安全装置，它具有两个安全平面，多个外围设备，多个外围卡控制器，互连各外围卡控制器的交换装置，其中为了确定错误安全平面，在各控制器之间设置一条通路，利用这条通路，一个控制器可以自动地完成对其中一个平面的检验，如果没有发现错误，该控制器就将与那个平面有关的数据传送给与其通信的外围设备。

2、根据权利要求1所要求的安全装置，其中通路检验是通过外围卡控制器在所有时隙给交换装置发送通路检验图形，以便检测偏差来完成的。

3、根据权利要求2所要求的安全装置，其中外围卡控制器被安排为监视通过交换装置接收到的数据，该数据是从通路另一端同样地完成通路检验的外围卡控制器返回的通路检验图形。

4、根据权利要求2或3所要求的安全装置，其中使用了两个图形，它们彼此相反，并且从通路检验开始，在各个帧中上述图形就被交替地使用。

5、根据权利要求4所要求的安全装置，其中通路是双工通路。

6、根据上述的任何权利要求所要求的安全装置，其使用的通路检验算法是利用从整体上看外围卡控制器的状态和由外围卡控制器接收的各个话音时隙的状态。

7、一个上述实际描述的，并参照附图1至27的安全装置。