CN85108393A - 总线广播方法和装置 - Google Patents

Abstract

一广播通道能力加在多道处理混合总线装置上。发送器通道部分包含这样的部件，它能对其它偶合着很多模件的混合总线进行连续的封锁，使其不受混合总线的控制，直到数据广播被完成为止。本发明还提供了一线路用以产生一被延迟的、局部的广播肯定信号。因为接收器线路只有一个译码器，致使接收器模件不能产生正常的肯定信号。接收器线路含有一些数据锁存器，在广播被相继锁存期间，数据字被发送到这些锁存器之中。数据锁存器偶合到接收器的CPU数据总线上。本发明提供了一线路，当数据传输完成时,它能向接收器中央处理机发信号。

Description

本发明涉及到通过总线把数据从一个模件同时向一个以上的其他模件传送。也就是说，涉及到在总线广播模式下传送数据。

今天，许多多道处理、多重监视的通讯系统都包含一系列由混合总线偶合的模件，在这些模件中，至少有一个（而且可能是任何一个模件）仅仅根据总线请求及接收控制命令就能通过混合总线把数据传送给其他模件。此混合总线可以看成是每个模件的内部数据总线、地址总线以及控制总线的延伸。在这种安排下，模件从总线判选器取得总线的控制命令，发送数据，并且在继续下一动作之前等候传输肯定信号。

然而，有时会有这样的情况：一个模件需要通过混合总线同时向本系统的两个或多个模件发送同样的数据。利用上述安排不可能做到这一点。需要使用广播运行模式来实现。

本发明提供了一个在混合总线排列内的多点通讯系统。在该系统中，模件仅仅根据混合总线的请求和接收控制就够传送数据。本发明提出了一种广播运行模式。在这种模式下，一个模件能够同时向两个或多个模件传送数据。广播部件由发送线路和接收线路组成。

发送线路还包含这样的部件，它可以连续地封锁其他所有模件，使这些模件在发送模件处于广播模式时，不接收混合总线的控制，即使传输可包含许多数据字也是如此。发送线路也包含这样一个部件，它可以对每个要被发送的数据字，局部地产生一个被延迟的广播肯定信号。

接收线路包含这样的部件，当上述数据字被接收到一组锁存线路中时，该部件能顺序地把它们装入。这组锁存线路与接收模件的内部数据总线相偶合。

图1是本发明适用的混合总线通讯系统总方框图。

图2是图1中所示系统广播部分的一个发送道的方框图。

图3是图1中所示系统广播部分的一个接收道的方框图。

图4是在图1到图3各图中所用信号部分的时间关系图。

现在参看图1。它公开了混合总线布局的一个简化方框图。这种混合总线布局一般用100来标示。就其本质而言，混合总线是与它相偶合的各模件上的地址总线、数据总线以及控制总线的延伸。它让这些模件共享存储器的存取。如图所示，许多模件，如模件104、106和108，与混合总线110的偶合是双向偶合。在哪一个时间，哪一个模件由总线110控制，要由总线判选线路120来确定。

如图1所示的常规的，并已实施的混合总线布局，是按照已经发表的说明书完成的。混合总线布局的最佳实施例是按照Intel公司的多总线说明书9800683-04号完成的。在该系统中，在正常运行模式下，一个局部的模件将起动一个被说明的存储器地址，这个地址将发出一个总线请求BREQ/。例如，在该最佳实施例中，当请求模件的内部24位地址总线与该模件的译码线路202所确定的限定相匹配时，总线交换逻辑单元222就通过混合总线110，对判选器120内的优先权线路宣告总线请求BREQ/。优先权线路的工作是：允许一个请求模件的请求，而当一个以上的模件同时请求混合总线控制时，就进行判选。当判选器120同意混合总线控制时，就把混合总线控制信号BPRN发回给请求模件。判选器还提供一个混合总线时钟信号BCLK/，用以同步总线请求信号BREQ/。

发送模件按照混合总线110的控制信号，把被传输的数据、接收模件的地址以及必要的控制信号传给混合总线。数据和地址必须保持在混合总线110上，直到把数据全部传送到接收模件，给出指示信号XACK/为止。

当接收模件完成一次混合总线传输时，它将把一个传输肯定信号XACK/发回发送模件。当发送模件等候传输肯定信号XACK/时，它给发送中央处理机（CPU）发出一个等待状态信号以便在混合总线110上保持数据和地址信息。

这是前面说明的Intel公司的多总线正常运行模式。为执行上述过程所用的详细线路是众所周知的，有资料证明的。此处不再赘述。然而，如果需要同时传送到一个以上的模件，上面描述的总线运行模式就不能采用。需要的是在通常混合总线装置上再加上发送和接收广播通道以完成同时进行传输任务。

现在参阅图2，它揭示了与混合总线110一起使用的广播通道发送器最佳实施方案的详细方框图，通常它被标示为200。广播通道内的局部译码器线路202把局部中央处理机（CPU）地址总线译出以产生广播信号BROADCAST/和混合总线信号COMBINED    BUS/，这两种信号都是用的低电平。经过反相器204反相之后，广播信号与判选器120给出的BPRN信号一道提供给与非门（NAND）206（如74LS132组件完成的功能）。门206的输出信号提供给D触发器208的D输入端，该触发器由信号BCLK计时。D触发器208的Q输出端提供给触发器210的D输入。触发器210由总线时钟信号BCLK/计时。触发器210的Q输出作为广播传输肯定信号BROADCASTXACK/提供给负逻辑或门（OR）212（例如，74LS08组件完成的功能）的输入。输入到门212的另一信号是混合总线信号XACK/，该信号是在正常运行模式期间，作为传输肯定信号，由接收模件提供的。门212的输出信号提供给等待状态控制逻辑电路213，以便把中央处理机（CPU）等待信号提供给局部中央处理机（CPU）。广播信号BROADCAST/和混合总线信号COMBINED    BUS/也做为输入信号提供给负逻辑或门（OR）220（如74LS08组件完成的功能），该逻辑门的输出作为传输请求TRANSFER    REQUEST信号提供给总线交换逻辑电路222。

反相器204（广播）的输出作为时钟信号提供给D触发器226。D触发器226的D输入在所有时间都保持低电平。利用每一个反相器204接收来的从低逻辑电平到高逻辑电平的跃迁信号，D触发器226给总线交换逻辑222提供了一个低Q输出OVERRIDE/。总线交换逻辑222的其他输入信号包括BPRN信号和总线时钟信号BLCK。为了响应各种各样的输入，总线交换逻辑222提供了信号BUSy/和信号LOCK/，这些信号都由Intel公司的多总线说明书详加说明。此外，总线交换逻辑222还提供了几个允许信号，如CMDEN/和AEN/，它们的使用将在下文中加以说明。

当希望使用广播发送道时，发送中央处理机（CPU）在中央处理机局部数据总线的4个最低有效位上发送与被传输的字节数有关的信息，该信息和输入/输出（l/O）写信号一起被锁存在锁存器230中。锁存器230的输出用来使计数器232向上或向下计数。反相器204的输出，即广播信号BROADCAST，用作计数器232的向下计数信号。计数器232的借位输出BORROW与复位信号RESET/一起提供给负逻辑或门（OR）234（如74LS08组件完成的功能），或门234的输出提供给D触发器226的预置输入以便把OVERRIDE/信号取消。

计数器232的借位输出BORROW也提供给负逻辑与门（AND）236（如74LS32组件完成的功能），该逻辑门的另一输入来自D触发器226的Q输出。门236的输出与来自局部中央处理机（CPU）的输入/输出（l/O）读/写信号一起，提供给负逻辑或门（OR）283（如74LS08组件完成的功能），门238的输出为计数器232提供了装入信号。这样，在锁存器230中保持的值就被BORROW信号重新装入，从而为新的广播传输对计数器进行初始化。

中央处理机（CPU）的数据总线的4位最低有效位是为锁存器230提给的同样也提供给四重D触发电路240。中央处理机（CPU）输入/输出的写信号被提供给D触发器240以封锁中央处理机（CPU）数据信号的进入。通过与非门（NAND）242（例如74LS132组件）的输出把一个允许信号提供给D触发器240，该与非门的输入信号是从D触发器226而来的OVERRIDE/信号和从总线交换逻辑222来的AEN信号。电路240的Q输出通过总线246提供给电路244。电路244在混合总线110上给出了四条地址线。

从总线交换逻辑222而来的AEN信号和从译码器202来的混合总线信号COMBINED    BUS/都被提供给负逻辑与门（AND）250（如74LS32组件完成的功能），该与门的输出作为一个允许信号提供给244。

在做出混合总线请求时，有可能提供一个OVERRIDE/信号。在响应这个信号时，总线交换逻辑222产生封锁信号LOCK/。对于在广播道上传输的每个字节来说，发送模件都必须请求并获得混合总线110的控制。如果封锁信号LOCK/在整个广播期间都一直维持着，毫无问题，这种请求将自动同意，因为封锁信号LOCK/确保，在封锁信号LOCK/存在时，不会有其他模件请求混合总线110的控制。

为确保封锁信号LOCK/连继存在，从译码器202和从反相器204而来的广播信号BROADCAST给D触发器226计时，以便把OVERRIDE/信号连续不断地提供给总线交换逻辑222直到从计数器232来的预置信号被提供出来，通过门236和238把它关住为止。

在发送模件发出广播传输的混合总线请求之前，它先要把其数据总线的最后四位装入锁存器230。该数据表示广播传输期间被传输的数据字节数。这件事只需要在开始时因，而且只有当每次传输的字节数改变才需要做。随着下一个发送模件CPU输出/输入的读写循环，一个装载信号通过门238产生出来，以便用锁存器230的内容装填计数器232。在广播期间由译码器202和倒向器204产生的每一个广播信号都导致计数器232向下计数，直到最后一个字节传输出去为止。当计数达到0时，计数器232的借位（BORROW）输出变成低电平，通过门234并导致触发器226的预置变成低电平。这样就终止了OVERRIDE/信号，同时导致封锁信号LOCK/消失。传输到此就全部完成。

一旦借位输出成为低电平而且从触发器226而来的Q是低电平，门236就为计数器232产生一个装载信号以重新装填从锁存器230来的位。

在这种混合总线接口下，在正常混合总线传输开头的时候，接收模件的标识由数据总线的4位最低有效位来提供，它被装入锁存器240并通过总线246和缓冲器244转换成在混合总线110上准备发送的4位地址，而且由恰当的接收器译码电路译码。但是，当准备采用广播传输模式时，OVERRIDE/信号通过门242使锁存器240失去作用，而且在252处的停止将导致把4个1装入缓冲器244。缓冲器244把信号倒向并在混合总线的地址总线部分发送4个0。混合总线信号COMBIVED    BUS/通过门250启动缓冲器244。在混合总线110地址部分的4位最高有效位上的4个0表示了对接收线路的广播传输。

在正常情况下，在多总线传输期间，等待状态是由等待状态控制逻辑213对中央处理机（CPU）的控制引起的。直到从要求的接收模件那里接收到一个传输肯定信号XACK/，这种状态才结束。然而，在广播传输模式中，由于广播地址（在最高有效位的4个混合总线地址位上的那些0）仅仅被唯一的接收线路译码（图3），接收模件不响应传输肯定信号XACK/。因此，广播传输肯定信号BROADCAST    XACK/必须局部地由发送模件产生。这就是使用触发器208和210的目的。它们在每个广播信号BROADCAST/的开始与广播传输肯定信号BROADCASTXACK/的产生之间给出了一个延迟，以把数据的每个字节都传输出去。

能够接收广播传输的这些模件是用广播接收道装备起来的。一般说来，它在图3中被标示为300。从图2中线路244而来的地址总线的最后4位提供给4个输入负逻辑与门（OR）302（如4个输入TTL与门（AND）完成的功能）。当所有的0都出现时，就给出一个低电平信号以便启动译码电路304。

地址总线的4位最低有效位作为输入提供给电路304。在广播模式期间，这4位地址对被传送数据的每个字节（每个字节都具有唯一的地址）增值地变化。这样就使得译码电路304依次选通从310到316四个偶数接收器数据锁存器。锁存器310到316的数据输入边通过缓冲器320，偶合到混合总线110，而它们的输出边偶合到接收器的数据总线322。当每个字节通过混合总线110和锁存器320被接收到时，它被依次装入310到316锁存器中。

负逻辑或门（OR）320（如4个输入与门（AND）完成的功能）的输入端偶合到译码电路304的输出端。这个负逻辑门330用来给触发器332计时。触发器332在其Q输出上提供一个高电平信号。当向锁存器310到316的数据传送完成时，忙碌信号BUSY/将开始计时，在计时的这段时间内，触发器的高电平输出进入触发器334，使得触发器334的Q输出为接收中央处理机（CPU）提供一个广播中断信号BROADCAST    INTERRUPT/，通知它广播传输已经完成。

当广播执行时，广播中断信号BROADCAST    INTERRUPT/中断接收器中央处理机CPU，通知它广播已经发生。接收的中央处理机CPU通过译码器/多路分配器340起作用。装载从锁存器310到316出来的数据。锁存器310到316，一个接一个地被允许把它们的输出偶合到接收器的中央处理机数据总线332上。当第一个数据被接收器中央处理机得到之后，线路340的输出通过负逻辑或门（OR）342（如同四输入TTL与门所完成的功能）被译出并且通过负逻辑或门（OR）344（如同74LS08组件完成的功能）给出来用以对触发器334清零。广播中断信号BROADCAST    INTERRUPT/之前的信号通过负逻辑或门（OR）346（如同74LS08组所完成的功能）对触发器332清零。正常的混合总线信号INIT/能够作为一个总的复位信号对触发器332和触发器334清零。

图4显示了被图1-3中的线路使用和产生的部分信号的相对时间。

因此，利用增加图2和图3所示的线路，一个常规的混合总线装置，如InteL公司的多总线，可以被改进，以提供广播通道能力。

Claims (9)

1、一种多点通讯系统，其特征在于：

一条混合总线将许多处理站偶合在一起；以及用于从上述处理站之一向两个或两个以上的其他处理站，通过上述的混合总线，同时发送数据的广播部件。依靠这种部件，提供了数据广播模式。

2、权利要求1所述的系统，其特征在于：

任何一个上述处理站，只有在进行请求并收到上述的总线控制命令之后，才能通过上述的混合总线把数据传送给其他处理站。

3、权利要求2所述的系统，其特征在于：

上述的广播部件包括一个发送线路，该线路含有这样的部件：它能连续地封锁其他处理站（发送站除外）使其不接受混合总线的控制，直到数据传输被完成为止。

4、权利要求3所述的系统，其特征在于：

上述的广播部件包含一个接收线路，在把数据输入接收站的数据总线上之前，该线路临时用于接收上述广播模式所发送的数据。

5、权利要求4所述的系统，其特征在于：

上述广播模式期间发送的数据，含是由许多元数据字组成的。

6、权利要求5所述的系统，其特征在于：

上述发送线路还包含这样的部件：它在上述每一个数据字的传输之后，都为上述发送站局部地产生一个延迟的广播肯定信号。

7、权利要求5所述的系统，其特征在于：

上述接收线路还包含这样的部件：当数据字被接入一组与数据总线偶合的锁存器线路中时，该部件能顺序地装载它们。

8、权利要求7所述的装置，其特征在于：

上述接收线路还包含这样的部件：当上述数据被上述锁存器线路接收时，该部件能顺序地把它们从锁存器线路偶合到数据总线。

9、权利要求8所述的装置，其特征在于：

上述系统还包含这样的部件：当上述数据传输完成时，它能通知各接收站。

Images