CN2935267Y - 一种通用芯片的开发验证装置 - Google Patents

Abstract

本实用新型涉及一种通用芯片的开发验证装置，属于芯片设计技术领域。包括：用于运行目标设计的现场可编程门阵列，用于控制和数据处理的中央处理器，用于对数据进行高速处理的数字信号处理器，用于产生调试信号、显示处理结果的调试电路，用于控制现场可编程门阵列与中央处理器之间数据传输的第一总线收发器及与数字信号处理器之间数据传输第二总线收发器，用于将中央处理器的数据和地址总线转换成数字信号处理器的主机口总线，完成双向数据传输的主机口总线转换器。本验证装置的优点是：资源丰富，能通过以太网连接到计算机，方便用户快速完成设计；预留大量扩展口和测试通道，方便用户扩展功能，观察测试；实现嵌入式操作系统，满足用户需求。

Description

一种通用芯片的开发验证装置

技术领域

本实用新型涉及一种通用芯片的开发验证装置，尤其涉及一种通用、高速、弹性、可扩展的集成电路芯片的开发验证平台，属于芯片设计技术领域。

背景技术

从事芯片设计研发通常的做法是先在现场可编程门阵列上完成初始目标设计，通过充分验证，测试，修改，直到各种性能满足设计要求后，再向专用集成电路进行转化。生产专用集成电路费用昂贵，因此必须在现场可编程门阵列阶段就必须经过充分的验证，消除一切可能的问题后，才能进入专用集成电路阶段。因此，必需有一个稳定可靠，强大的现场可编程门阵列开发验证装置来支持目标设计，保证设计、验证、系统测试各阶段的工作能顺利进行。设计各种知识产权核如此，设计片上系统级芯片也是如此。

传统的开发验证装置结构简单。基本结构是可编程门阵列加上专用的外围电路，通过简单的串口，并口与计算机相连。见图1。(虚线框内是开发验证装置)

这种结构比较简单。由于采用专用外围电路，对某一领域应用比较方便，但是通用性不强。同时，由于串行口、并行口速度比较慢，很多应用会受到限制。

同时，在设计时用户可能会有以下需求：

1、在设计的初期阶段，用户可能会需要在硬件描述语言代码实现以前就对整个设计有一个原型机的快速实现，用于评估设计是否能满足要求。这就需要开发验证平台除了具有大容量的现场可编程门阵列外，还需要有强大外部器件进行辅助设计，控制和显示。

2、硬件描述语言代码设计完成后，还需要对设计进行各种验证，这对测试激励信号也提出了更多要求。

3、不同目标芯片的设计规模肯定是不一样，从节约研发成本角度出发，所用现场可编程门阵列的规模应该是可以选择的。

4、对于需要协同工作的知识产权核或片上系统芯片设计，由于外部工作条件的不确定性，需要提供大量的扩展接口，这样用户才能够根据自己的需要设计扩展板，满足各种需要。

5、开发验证平台本身作为嵌入式系统的能力总是有限的，资源也不够丰富，要想获得更多的资源，必须能连接计算机，从而能够利用计算机的丰富资源，这样对测试和验证都是十分有利的。同时，连接速度应该足够快，以满足实时性要求。

发明内容

本实用新型的目的是提出一种通用芯片的开发验证装置，为用户在研发过程中提供更有力的帮助，加速设计的实现、评估和测试。扩展射频板可用作无线通讯芯片的开发验证平台。

本实用新型提出的通用芯片的开发验证装置，包括：

(1)现场可编程门阵列，用于运行装置使用者设计的目标代码；

(2)中央处理器，用于建立上述现场可编程门阵列与控制本验证装置和显示本验证装置产生数据的计算机之间的数据通道、产生使上述现场可编程门阵列内目标代码动作的激励信号以及控制数字信号处理器进行高速数字信号处理；

(3)数字信号处理器，用于对来自上述现场可编程门阵列和中央处理器的数据进行高速处理；

(4)调试电路，用于产生对上述现场可编程门阵列进行调试的调试信号，显示上述现场可编程门阵列内目标代码的动作结果；

(5)第一总线收发器，用于通过地址总线、控制线和数据总线控制上述现场可编程门阵列与中央处理器之间的双向数据传输；

(6)第二总线收发器，用于通过地址总线、控制线和数据总线控制上述现场可编程门阵列与数字信号处理器之间的双向数据传输；

(7)主机口总线转换器，用于将上述中央处理器的数据和地址总线转换成数字信号处理器的主机口总线，完成中央处理器与数字信号处理器之间的双向数据传输。

本实用新型提出的通用芯片开发验证装置，具有以下优点：

1、通用性。将高性能的现场可编程门阵列，中央处理器，数字信号处理器有机结合，三个部分之间可以实现高速的总线数据通讯。从而协同完成芯片设计，评估，测试任务。对于不同应用领域的设计，采用外接扩展设计的方法，而基础平台就一个，实现了设计通用性。

2、弹性。现场可编程门阵列门数规模大小可以选择，用户可根据自己设计的规模选择相应规模的现场可编程门阵列，容量从1.5M-11M门可选。

3、可扩展性。本设计留有大量的扩展口，方便用户扩展功能。这些扩展接口也可以用作数据测试通道。

4、易于测试和观察测试结果。本设计留有超过400个测试通道，方便用户测试。本设计还提供了带触摸屏的彩色液晶屏，可以用来做用户输入和显示结果。

5、实现目标设计与计算机高速数据交换。由于以太网控制器建立了和计算机的高速数据通道，通过以太网，用户的大量工作可以先在计算机上完成，快速实现原型设计。当设计完成后，可以利用计算机产生测试激励信号，方便设计工作的验证。

6、高速信号处理能力。适合高速数字信号处理。对于需要高速处理的任务，高速度的数字信号处理器提供了有力支持。

7、通过实现嵌入式操作系统，能更有效满足用户需求。

附图说明

图1是已有的芯片开发验证装置的结构框图。

图2是本实用新型设计的通用芯片开发验证装置的结构框图。

图3是本验证装置中所用的现场可编程门阵列及附属电路的电路框图。

图4是本验证装置中所用的中央处理器及附属电路的电路框图。

图5是本验证装置所用的数字信号处理器及附属电路的电路框图。

图6是本验证装置中的调试电路的电路框图。

图7是本验证装置中所用的第一总线收发器的电路框图。

图8是本验证装置中所用的第二总线收发器的电路框图。

图9是本验证装置中所用的主机口总线转换器的电路框图。

具体实施方式

本实用新型提出的通用芯片的开发验证装置，其结构框图如图2所示，包括：现场可编程门阵列，用于运行装置使用者设计的目标代码；中央处理器，用于建立上述现场可编程门阵列与控制本验证装置和显示本验证装置产生数据的计算机之间的数据通道、产生使上述现场可编程门阵列内目标代码动作的激励信号以及控制数字信号处理器进行高速数字信号处理；数字信号处理器，用于对来自上述现场可编程门阵列和中央处理器的数据进行高速处理；调试电路，用于产生对上述现场可编程门阵列进行调试的调试信号，显示上述现场可编程门阵列内目标代码的动作结果；第一总线收发器，用于通过地址总线、控制线和数据总线控制上述现场可编程门阵列与中央处理器之间的双向数据传输；第二总线收发器，用于通过地址总线、控制线和数据总线控制上述现场可编程门阵列与数字信号处理器之间的双向数据传输；主机口总线转换器，用于将上述中央处理器的数据和地址总线转换成数字信号处理器的主机口总线，完成中央处理器与数字信号处理器之间的双向数据传输。

上述开发验证装置中的现场可编程门阵列，其电路框图如图3所示，包括：

(1)多个现场可编程门阵列，用于运行装置使用者设计的目标代码，多个现场可编程门阵列之间通过互连线连接；

(2)配置存储器，用于存储装置使用者设计的目标代码，配置存储器与现场可编程门阵列相连；

(3)扩展接口，用于装置使用者根据实际使用需要扩展功能，扩展接口与现场可编程门阵列相连；

(4)时钟，用于产生目标代码运行所需的时钟信号，时钟与现场可编程门阵列相连；

(5)测试通道，用于测试目标代码的运行结果，测试通道与现场可编程门阵列相连。

上述开发验证装置中的中央处理器，其电路框图如图4所示，包括：

(1)中央处理器，用于运行装置使用者的控制处理程序，控制以太网与计算机之间的数据通信，控制第一总线收发器与现场可编程门阵列之间的数据通信，控制主机口总线转换器与数字信号处理器之间的数据通信，并对数据进行处理，控制真彩色液晶屏显示控制处理结果、显示装置使用者界面，控制触摸屏接收装置使用者的输入，控制串口与计算机通讯，中央处理器分别与非易失存储器、同步动态随机访问存储器、真彩色液晶屏、触摸屏、以太网控制器，串口、现场可编程门阵列、第一总线收发器、主机口总线转换器相连；

(2)非易失存储器，用于存储上述装置使用者控制处理程序，非易失存储器与中央处理器相连；

(3)同步动态随机访问存储器，用于临时存放上述控制处理程序和上述控制处理程序运行中产生的数据，同步动态随机访问存储器与中央处理器相连；

(4)真彩色液晶屏，用于显示上述控制处理程序的结果和装置使用者控制图形界面，真彩色液晶屏与中央处理器相连；

(5)触摸屏，用于装置使用者输入各种程序运行所需信息，触摸屏与中央处理器相连；

(6)以太网控制器，用于建立中央处理器与计算机之间的高速数据连接，以太网控制器与中央处理器、计算机相连；

(7)串口，用于实现中央处理器与计算机的通讯连接，串口与中央处理器、计算机相连。

上述开发验证装置中的数字信号处理器，其电路框图如图5所示，包括：

(1)数字信号处理器，用于对来自上述现场可编程门阵列和中央处理器的数据进行高速处理，数字信号处理器与非易失存储器、同步动态随机访问存储器、并行-串行数据转换控制器、现场可编程门阵列、总线转换接口相连；

(2)非易失存储器，用于存储装置使用者编写的高速数据处理程序，非易失存储器与数字信号处理器相连；

(3)同步动态随机访问存储器，用于临时存储上述高速数据处理程序和处理的数据，同步动态随机访问存储器与数字信号处理器相连；

(4)并行-串行数据转换控制器，用于完成数字信号处理器和用于控制本开发验证装置和显示本装置所产生数据的计算机之间的通讯，并行-串行数据转换控制器与数字信号处理器、计算机相连。

上述开发验证装置中的调试电路，其电路框图如图6所示，包括：

(1)复杂可编程逻辑器件，用于装置使用者对现场可编程门阵列的输入和输出的控制，复杂可编程逻辑器件与按键、指示灯、数码管、现场可编程门阵列相连；

(2)按键，用于装置使用者对现场可编程门阵列的输入，按键与复杂可编程逻辑器件相连；

(3)指示灯，用于指示现场可编程门阵列的输出，指示灯与复杂可编程逻辑器件相连；

(4)数码管，用于指示现场可编程门阵列的输出，数码管与复杂可编程逻辑器件相连。

上述开发验证装置中的第一总线收发器，其电路框图如图7所示，包括：

(1)复杂可编程逻辑器件，用于控制中央处理器与现场可编程门阵列之间的数据总线、地址总线和控制线的输入输出方向，复杂可编程逻辑器件与中央处理器、现场可编程门阵列、总线收发驱动器相连；

(2)总线收发驱动器，用于完成上述数据总线、地址总线和控制线的信号驱动，总线收发驱动器分别与复杂可编程逻辑器件、中央处理器、现场可编程门阵列相连。

上述开发验证装置中的的第二总线收发器，其电路框图如图8所示，包括：

(1)复杂可编程逻辑器件，用于控制数字信号处理器与现场可编程门阵列之间的数据总线、地址总线和控制线的输入输出方向，复杂可编程逻辑器件分别与数字信号处理器、现场可编程门阵列和总线收发驱动器相连；

(2)总线收发驱动器，用于完成上述数据总线、地址总线和控制线的信号驱动，总线收发驱动器与复杂可编程逻辑器件、数字信号处理器、现场可编程门阵列相连。

上述开发验证装置中的主机口总线转换器，其电路框图如图9所示，包括：

(1)复杂可编程逻辑器件，用于完成中央处理器的数据总线、地址总线和控制线与数字信号处理器之间的主机口总线转换，复杂可编程逻辑器件分别与中央处理器、数字信号处理器和总线收发驱动器相连，。

(2)总线收发驱动器，用于完成中央处理器的数据总线，地址总线，控制线到数字信号处理器主机口总线的信号驱动，总线收发驱动器分别与复杂可编程逻辑器件、数字信号处理器和中央处理器相连。

以下介绍本实用新型的一个实施例：

本验证装置中的现场可编程门阵列为中心的目标设计模块，其结构框图如图3所示，现场可编程门阵列及附属电路部分包括：

XILINX公司VirtexII系列的第一现场可编程门阵列和第二现场可编程门阵列，第一现场可编程门阵列可选容量300万门-800万门，第二现场可编程门阵列可选容量150万-300万门。用于实现用户的设计。用户可以根据自己设计的规模选择一个或两个以及相应规模的现场可编程门阵列，有利节约开发成本。两个现场可编程门阵列通过216根互连线连接，以实现现场可编程门阵列之间的数据交换。其中175根连接到设备主扩展接口。

同步动态随机访问存储器(64MB)，使用两片K9F1208；同步静态随机访问存储器(9Mb)，使用CY7C1354B。在用户设计需要大量的外部存储器时，或测试存储控制器时使用。

两片配置存储器(32M×2)，采用型号XCF32P。用于配置现场可编程门阵列。

四个全局时钟输入。用于提供现场可编程门阵列工作所需时钟。

主扩展接口，从扩展接口。用于使用者根据需要扩展自己的电路接口，完成和外部的数据交换。

测试通道。用于测量，观察测试数据输出。现场可编程门阵列有专用的226个专用数据测试通道可以连接逻辑分析仪或进行外部扩展。

本验证装置中的中央处理器为中心的控制处理模块，其结构框图如图4所示，中央处理器及附属电路包括：

中央处理器使用S3C2410-ARM9处理器，扩展两片同步动态随机访问存储器K4S561632C(共64MB)，一片非易失存储器K9F1208(64MB)，构成中央处理器部分最小系统，控制程序在这里运行。基于中央处理器部分丰富的资源，可以运行嵌入式操作系统，通过总线连接到现场可编程门阵列，可以实现实时的软件和系统仿真，通过发送测试数据到现场可编程门阵列形成，接收现场可编程门阵列输出数据，中央处理器可以当作外部的仿真和评估平台来使用，对于加速设计过程和测试用户设计，发挥了重要作用。

以太网控制器使用DM9000。通过以太网控制器完成系统到计算机的高速数据传输。

带触摸屏的彩色液晶屏，通过总线接到中央处理器。用于用户的输入和结果显示。使用型号的是LQ035Q7DH01。

三个串口。通过串口完成和计算机通讯。使用的串口驱动芯片是MAX3232。

如果本系统的仿真和评估能力还不够，用户可以通过100M的以太网连接到计算机，利用计算机的高速计算能力满足设计，测试需求。而且，由于计算机通常是软件开发人员最熟悉的开发平台，可以减少人员培训时间，加速设计过程。

本验证装置中的数字信号处理器为中心的数据处理模块，其结构框图如图5所示，数字信号处理器及附属电路包括：

德州仪器(TI)公司的TMS320DSM642处理器，扩展两片同步动态随机访问存储器48LC4M32B2(共32MB)，一片非易失存储器SST39VF040(512KB)构成数字信号处理器部分最小系统，数据处理程序在这里运行。利用数字信号处理器的高速处理能力和特有的数字信号处理的特点，可以对时间要求非常苛刻的任务提供有力支持。在设计初期，一些算法部分的设计可以先在数字信号处理器，中央处理器上进行验证，这样可以快速搭建设计原型，待各种算法，准备工作完成后，再将设计过渡到现场可编程门阵列做硬件实现，从而加快设计进程。

并行-串行数据转换控制器使用TL16C752B。此芯片通过并行总线连接数字信号处理器，转换成串行数据后与计算机通讯。

本验证装置中的调试电路，其结构框图如图6所示，为了方便目标设计的测试，系统设计了以XILINX公司的复杂可编程逻辑器件XC95144XL为中心的调试模块。按键，指示灯，数码管都连接到这个复杂可编程逻辑器件上。此复杂可编程逻辑器件与第二现场可编程门阵列通过21根输入输出线连接。只需对复杂可编程逻辑器件做很少的逻辑编程，用户就可以通过这些按键和指示灯，对目标设计施加激励，并且观察目标设计的运行状态。

本验证装置中的第一总线收发器，其结构框图如图7所示，第一总线收发器由复杂可编程逻辑器件和总线收发驱动器组成，用于完成现场可编程门阵列到中央处理器的总线连接。复杂可编程逻辑器件使用ALTERA公司生产的EPM7032AETC44，总线收发驱动器使用74LVT16245。复杂可编程逻辑器件控制总线收发驱动器数据传送方向，总线收发驱动器完成信号驱动。

本验证装置中的第二总线收发器的结构框图如图8所示，第二总线收发器由复杂可编程逻辑器件和总线收发驱动器组成，用于完成现场可编程门阵列到数字信号处理器的总线连接。复杂可编程逻辑器件使用ALTERA公司生产的EPM7032AETC44，总线收发驱动器使用74LVT16245。复杂可编程逻辑器件控制总线收发驱动器数据传送方向，总线收发驱动器完成信号驱动。

本验证装置中的主机口总线转换器，其结构框图如图9所示，主机口总线转换器由复杂可编程逻辑器件和总线收发驱动器组成，用于完成中央处理器到数字信号处理器的总线连接。复杂可编程逻辑器件使用ALTERA公司生产的EPM7032AETC44，总线收发驱动器使用74LVT16245。复杂可编程逻辑器件完成中央处理器的数据总线，地址总线到数字信号处理器的主机口总线的接口逻辑转换，总线收发驱动器完成信号驱动。

由于用户的目标设计是多种多样的，开发验证的方法和使用的资源也不同，可能使用本开发验证装置的一个或几个部分，所以这里无法完成所有的工作工程举例。本例仅以本公司开发无线收发机的知识产权核过程为例，说明本开发装置的使用。

工作环境的建立：为了完成数据的无线发射接收，设计了数/模，模/数转换，射频发射/接收板，安装在现场可编程门阵列的扩展接口上。

在计算机端运行设计好的数据收发显示、控制程序。在中央处理器上运行控制程序，在数字信号处理器上运行高速数字信号处理程序，在现场可编程门阵列实现无线收发机的目标代码-即知识产权核。

数据发送过程：

1、计算机将要发送的数据通过以太网发送到中央处理器。

2、中央处理器收到数据后，对于需要做高速数据处理的数据，中央处理器控制处理程序通过主机口总线转换器将数据送到数字信号处理器，数字信号处理器收到数据后，完成对数据的高速数据处理，然后通过第二总线收发器将处理过的数据发送到现场可编程门阵列。对于速度比较低的数据或控制信号，中央处理器控制处理程序将接收到的数据通过第二总线收发器将数据发送到现场可编程门阵列。

3、现场可编程门阵列内的目标代码将收到的数据作相应处理，然后控制数/模，模/数转换，射频发射/接收板，将数据发射出去。

数据接收过程：

1、现场可编程门阵列内的目标代码通过控制数/模，模/数转换，射频发射/接收板接收数据，现场可编程门阵列内的目标代码收到数据后，作相应的数据处理。对于需要做高速数据处理的数据，现场可编程门阵列通过第二总线收发器将数据发送到数字信号处理器，由数字信号处理器完成高速数据处理，然后，数字信号处理器将处理完成的数据通过主机口总线转换器发送到中央处理器。对于速度比较低的数据或控制信号，现场可编程门阵列通过第一总线收发器将数据发送到中央处理器。

2、中央处理器收到中断后，将数据通过以太网传送到计算机。

3、计算机收到数据后，经过处理将数据显示出来。

本开发验证装置对开发阶段的支持：

用户的最终设计目标是现场可编程门阵列内的目标代码，这段代码是数据流中的一个环节，这个环节可能相对比较简单，也可以很复杂。

简单设计无须多言。对于复杂的设计，用户可以将设计任务分解成几个部分。一部分处理工作先放在中央处理器、数字信号处理器和计算机部分用软件的方式完成，只在现场可编程门阵列中实现相对简单部分，当这部分相对简单的设计稳定后，再逐渐将原先由软件完成的工作转移到现场可编程门阵列内完成，这样就避免了系统内各个部分相互干扰，难以调试的缺点，可以加快设计进度。

本开发验证装置对验证阶段的支持：

目标设计的验证需要施加大量的测试激励信号，在传统的开发验证结构中，通常需要用硬件描述语言在现场可编程门阵列内实现产生测试激励信号。在本开发验证装置中，也可以采用这种方法。同时，还提供了另一种选择，就是用计算机产生测试激励信号，通过以太网传送给中央处理器，然后由中央处理对现场可编程门阵列施加测试激励信号。这种方式比传统的施加激励的方式要灵活，用户可以在不改变目标设计的情况下随时更改测试激励信号，从而快速完成验证过程。

使用调试电路能在一定程度上帮助装置使用者进行验证，装置使用者需要配置调试电路的复杂可编程逻辑器件，完成按键，指示灯，数码管的控制逻辑，通过按键给现场可编程门阵列内的目标设计施加输入，目标设计的输出可以通过指示灯，数码管显示出来。

更多的信号通过测试通道进行观察。通过连接测量仪器到测试通道，装置使用者能够观察到目标设计的信号，状态，从而分析设计缺陷，进行修改。

Claims (8)

1、一种通用芯片的开发验证装置，其特征在于该装置包括：

(1)现场可编程门阵列，用于运行装置使用者设计的目标代码；

(2)中央处理器，用于建立上述现场可编程门阵列与控制本验证装置和显示本验证装置产生数据的计算机之间的数据通道、产生使上述现场可编程门阵列内目标代码动作的激励信号以及控制数字信号处理器进行高速数字信号处理；

(3)数字信号处理器，用于对来自上述现场可编程门阵列和中央处理器的数据进行高速处理；

(4)调试电路，用于产生对上述现场可编程门阵列进行调试的调试信号，显示上述现场可编程门阵列内目标代码的动作结果；

(5)第一总线收发器，用于通过地址总线、控制线和数据总线控制上述现场可编程门阵列与中央处理器之间的双向数据传输；

(6)第二总线收发器，用于通过地址总线、控制线和数据总线控制上述现场可编程门阵列与数字信号处理器之间的双向数据传输；

(7)主机口总线转换器，用于将上述中央处理器的数据和地址总线转换成数字信号处理器的主机口总线，完成中央处理器与数字信号处理器之间的双向数据传输。

2、如权利要求1所述的开发验证装置，其特征在于其中所述的现场可编程门阵列包括：

(1)多个现场可编程门阵列，用于运行装置使用者设计的目标代码，多个现场可编程门阵列之间通过互连线连接；

(2)配置存储器，用于存储装置使用者设计的目标代码，配置存储器与现场可编程门阵列相连；

(3)扩展接口，用于装置使用者根据实际使用需要扩展功能，扩展接口与现场可编程门阵列相连；

(4)时钟，用于产生目标代码运行所需的时钟信号，时钟与现场可编程门阵列相连；

(5)测试通道，用于测试目标代码的运行结果，测试通道与现场可编程门阵列相连。

3、如权利要求1所述的开发验证装置，其特征在于其中所述的中央处理器包括：

(1)中央处理器，用于运行装置使用者的控制处理程序，控制以太网与计算机之间的数据通信，控制第一总线收发器与现场可编程门阵列之间的数据通信，控制主机口总线转换器与数字信号处理器之间的数据通信，并对数据进行处理，控制真彩色液晶屏显示控制处理结果、显示装置使用者界面，控制触摸屏接收装置使用者的输入，控制串口与计算机通讯，中央处理器分别与非易失存储器、同步动态随机访问存储器、真彩色液晶屏、触摸屏、以太网控制器，串口、现场可编程门阵列、第一总线收发器、主机口总线转换器相连；

(2)非易失存储器，用于存储上述装置使用者控制处理程序，非易失存储器与中央处理器相连；

(3)同步动态随机访问存储器，用于临时存放上述控制处理程序和上述控制处理程序运行中产生的数据，同步动态随机访问存储器与中央处理器相连；

(4)真彩色液晶屏，用于显示上述控制处理程序的结果和装置使用者控制图形界面，真彩色液晶屏与中央处理器相连；

(5)触摸屏，用于装置使用者输入各种程序运行所需信息，触摸屏与中央处理器相连；

(6)以太网控制器，用于建立中央处理器与计算机之间的高速数据连接，以太网控制器与中央处理器、计算机相连；

(7)串口，用于实现中央处理器与计算机的通讯连接，串口与中央处理器、计算机相连。

4、如权利要求1所述的开发验证装置，其特征在于其中所述的数字信号处理器包括：

(1)数字信号处理器，用于对来自上述现场可编程门阵列和中央处理器的数据进行高速处理，数字信号处理器与非易失存储器、同步动态随机访问存储器、并行-串行数据转换控制器、现场可编程门阵列、总线转换接口相连；

(2)非易失存储器，用于存储装置使用者编写的高速数据处理程序，非易失存储器与数字信号处理器相连；

(3)同步动态随机访问存储器，用于临时存储上述高速数据处理程序和处理的数据，同步动态随机访问存储器与数字信号处理器相连；

(4)并行-串行数据转换控制器，用于完成数字信号处理器和用于控制本开发验证装置和显示本装置所产生数据的计算机之间的通讯，并行-串行数据转换控制器与数字信号处理器、计算机相连。

5、如权利要求1所述的开发验证装置，其特征在于其中所述的调试电路包括：

(1)复杂可编程逻辑器件，用于装置使用者对现场可编程门阵列的输入和输出的控制，复杂可编程逻辑器件与按键、指示灯、数码管、现场可编程门阵列相连；

(2)按键，用于装置使用者对现场可编程门阵列的输入，按键与复杂可编程逻辑器件相连；

(3)指示灯，用于指示现场可编程门阵列的输出，指示灯与复杂可编程逻辑器件相连；

(4)数码管，用于指示现场可编程门阵列的输出，数码管与复杂可编程逻辑器件相连。

6、如权利要求1所述的开发验证装置，其特征在于其中所述的第一总线收发器包括：

(1)复杂可编程逻辑器件，用于控制中央处理器与现场可编程门阵列之间的数据总线、地址总线和控制线的输入输出方向，复杂可编程逻辑器件与中央处理器、现场可编程门阵列、总线收发驱动器相连；

(2)总线收发驱动器，用于完成上述数据总线、地址总线和控制线的信号驱动，总线收发驱动器分别与复杂可编程逻辑器件、中央处理器、现场可编程门阵列相连。

7、如权利要求1所述的开发验证装置，其特征在于其中所述的第二总线收发器包括：

(1)复杂可编程逻辑器件，用于控制数字信号处理器与现场可编程门阵列之间的数据总线、地址总线和控制线的输入输出方向，复杂可编程逻辑器件分别与数字信号处理器、现场可编程门阵列和总线收发驱动器相连；

(2)总线收发驱动器，用于完成上述数据总线、地址总线和控制线的信号驱动，总线收发驱动器与复杂可编程逻辑器件、数字信号处理器、现场可编程门阵列相连。

8、如权利要求1所述的开发验证装置，其特征在于其中所述的主机口总线转换器包括：

(1)复杂可编程逻辑器件，用于完成中央处理器的数据总线、地址总线和控制线与数字信号处理器之间的主机口总线转换，复杂可编程逻辑器件分别与中央处理器、数字信号处理器和总线收发驱动器相连，。

(2)总线收发驱动器，用于完成中央处理器的数据总线，地址总线，控制线到数字信号处理器主机口总线的信号驱动，总线收发驱动器分别与复杂可编程逻辑器件、数字信号处理器和中央处理器相连。

Images