CN2758972Y - 集成电路晶片封装 - Google Patents

集成电路晶片封装 Download PDF

Info

Publication number
CN2758972Y
CN2758972Y CNU2004201157539U CN200420115753U CN2758972Y CN 2758972 Y CN2758972 Y CN 2758972Y CN U2004201157539 U CNU2004201157539 U CN U2004201157539U CN 200420115753 U CN200420115753 U CN 200420115753U CN 2758972 Y CN2758972 Y CN 2758972Y
Authority
CN
China
Prior art keywords
integrated circuit
wafer
stress
encapsulation
utility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2004201157539U
Other languages
English (en)
Inventor
李新辉
曹佩华
苏昭源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN2758972Y publication Critical patent/CN2758972Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型揭示一种集成电路晶片的封装，其包括一集成电路晶片、一围堰、一应力缓冲材料、及一封胶材料。集成电路晶片是附着于一基板上。围堰是围绕集成电路晶片而应力缓冲材料则覆盖集成电路晶片的至少一角落。封胶材料是覆盖集成电路晶片及围堰内部的整个基板。其中封胶材料是覆盖应力缓冲材料，且应力缓冲材料是防止集成电路晶片的角落的封胶材料发生剥离。

Description

集成电路晶片封装
技术领域
本实用新型是有关于一种集成电路装置的封装，特别是有关于一种不会造成晶粒(die)角落剥离的集成电路装置的封装。
背景技术
在集成电路装置的组装中，超级球栅阵列(super ball gridarray，SBGA)技术已广泛应用于电子封装并将其安装于内连线基板上，例如转接板(interposer)或印刷电路板(PCB)。举例而言，图1A及图1B是分别绘示出超级球栅阵列(SBGA)基板10的上视图及剖面图。集成电路晶片(chip)12是安装于SBGA基板10上。现在，利用一液态树脂封装该晶片12以保护该晶片。此对于昂贵的低介电常数材料晶圆而言格外重要。举例而言，低介电常数的晶圆具有比氟硅玻璃(fluorinated silicate glass，FSG)更脆的介电材料。
高黏度材料是供作一围堰14之用。接着封胶材料是局限于围堰14所环绕的区域之内，如图2A及图2B的标号16所示。此封胶材料的黏度低于围堰材料。然而，于热循环测试中，显示出液态的封胶材料因封胶层收缩而于晶粒(die)角落发生剥离。高总体应力(global stress)出现于晶粒角落处。此乃晶粒的热膨胀系数与封胶材料之间失配(mismatch)所导致而成。
请参照图3，其为晶片12的放大图，并显示出封胶材料16于固化期间发生收缩22的情形。层18是表示有效(active)金属电路层。封胶材料是从基底的表面剥离，如标号20所示。为了增加SBGA组装的可靠度及良率，必须寻求一种可防止晶粒角落发生剥离的方法。
DiStefano于美国专利第6,127,724号以及Shim等人于美国专利第6,020,218号揭示出传统的封胶方法。Farnsworth于美国专利第6,537,482号揭示一种以树脂封装晶粒的方法。这些参考文献并未揭示防止晶粒角落发生剥离的方法。
实用新型内容
有鉴于此，本实用新型的目的在于提供一种有效的且可制造的集成电路晶片封装。
本实用新型的另一目的在于提供一种集成电路晶片封装，适用于超级球栅阵列(SBGA)封装。
又本实用新型的另一目的在于提供一种集成电路晶片封装，以防止晶粒角落发生剥离。
本实用新型的又一目的在于提供一种集成电路晶片封装，其于填入封胶材料之前，先采用低热膨胀系数材料来覆盖晶粒角落。
根据上述的目的，本实用新型提供一种集成电路晶片的封装，其包括一集成电路晶片、一围堰、一应力缓冲材料、及一封胶材料。集成电路晶片是附着于一基板上。围堰是围绕集成电路晶片而应力缓冲材料则覆盖集成电路晶片的至少一角落。封胶材料是覆盖集成电路晶片及围堰内部的整个基板，其中封胶材料是覆盖应力缓冲材料，且应力缓冲材料是防止集成电路晶片的角落的封胶材料发生剥离。
本实用新型所述的集成电路晶片封装，该集成电路晶片是借由一球栅阵列而附着于该基板上。
本实用新型所述的集成电路晶片封装，该集成电路晶片是借由一超级球栅阵列而附着于该基板上。
本实用新型所述的集成电路晶片封装，该封胶材料是覆盖该应力缓冲材料，且该应力缓冲材料是防止该集成电路晶片的该角落的封胶材料发生剥离。
本实用新型所述的集成电路晶片封装，该应力缓冲材料是择自于还氧化物及树脂的任一种。
本实用新型所述的集成电路晶片封装，该应力缓冲材料是一低热膨胀系数材料。
本实用新型所述的集成电路晶片封装，该集成电路晶片包含低介电常数介电层。
附图说明
图1A及图2A是绘示出习知集成电路晶片组装的上视图；
图1B是绘示出图1A的剖面示意图；
图2B是绘示出图2A的剖面示意图；
图3是绘示出习知技术中发生剥离的剖面放大图；
图4A及图5A是绘示出本实用新型实施例的集成电路晶片组装的上视图；
图4B是绘示出图4A的剖面示意图；
图5B是绘示出图5A的剖面示意图；
图6是绘示出本实用新型实施例的晶粒角落的斜视图；
图7是绘示出本实用新型实施例的晶片封装的剖面放大图。
具体实施方式
本实用新型提供一种集成电路晶片封装，其可防止角落剥离。此处以超级球栅阵列(SBGA)基板作为一范例，用以解释本实用新型的制程方法。然而，熟习此技艺的人士可轻易了解到本实用新型的制程方法对于其它类似的基板而言同样有帮助。
请参照图4A及图4B，其绘示出一SBGA基板10。一集成电路晶片12是安装于SBGA基板10上。提供一高黏度材料作为一围堰14。此材料可以是环氧化物。现在，于本实用新型的关键步骤中，高黏度、低热膨胀系数(CTE)材料30是涂覆于晶片12的晶粒角落。此材料同样可为环氧化物。因为晶粒与材料30的CTE小，所以两者之间的CTE失配(mismatch)低。同样地，晶粒与材料30之间接触面积小。前涂覆材料30将晶粒角落处的总体应力(global stress)降低成小的局部应力(local stress)。
现在，封胶材料是局限于围堰14所围绕的区域之内，如图5A及图5B的标号32所示。此封胶材料可为环氧化物或树脂。晶粒角落处的材料30是于热制程期间供作应力缓冲之用，以防止晶粒角落处的封胶材料发生剥离。
请参照图6，其绘示出晶粒角落的斜视图。材料30是覆盖在晶粒角落处。请参照图7，其为晶片12的剖面放大图，并显示出有效金属电路层33，且此应力缓冲材料层30是覆盖在晶粒角落处。而封胶材料32是覆盖整个晶粒。
本实用新型是借由在封胶制程之前，以一应力缓冲材料覆盖晶粒角落，进而防止晶粒角落处的封胶材料发生剥离。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此项技艺者，在不脱离本实用新型的精神和范围内，当可作更动与润饰，因此本实用新型的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
10～超级球栅阵列基板
12～晶片
14～围堰
16、32～封胶材料
18、33～有效金属电路层
20～剥离
22～收缩
30～应力缓冲材料

Claims (7)

1.一种集成电路晶片的封装，其特征在于所述集成电路晶片封装包括：
一集成电路晶片，附着于一基板上；
一围堰，围绕该集成电路晶片；
一应力缓冲材料，覆盖该集成电路晶片的至少一角落；以及
一封胶材料，覆盖该集成电路晶片及该围堰内部的该整个基板。
2.根据权利要求1所述的集成电路晶片封装，其特征在于：该集成电路晶片是借由一球栅阵列而附着于该基板上。
3.根据权利要求1所述的集成电路晶片封装，其特征在于：该集成电路晶片是借由一超级球栅阵列而附着于该基板上。
4.根据权利要求1所述的集成电路晶片封装，其特征在于：该封胶材料是覆盖该应力缓冲材料，且该应力缓冲材料是防止该集成电路晶片的该角落的封胶材料发生剥离。
5.根据权利要求1所述的集成电路晶片封装，其特征在于：该应力缓冲材料是择自于还氧化物及树脂的任一种。
6.根据权利要求1所述的集成电路晶片封装，其特征在于：该应力缓冲材料是一低热膨胀系数材料。
7.根据权利要求1所述的集成电路晶片封装，其特征在于：该集成电路晶片包含低介电常数介电层。
CNU2004201157539U 2003-11-20 2004-11-19 集成电路晶片封装 Expired - Lifetime CN2758972Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/718,191 2003-11-20
US10/718,191 US7154185B2 (en) 2003-11-20 2003-11-20 Encapsulation method for SBGA

Publications (1)

Publication Number Publication Date
CN2758972Y true CN2758972Y (zh) 2006-02-15

Family

ID=34591039

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100915647A Active CN100345267C (zh) 2003-11-20 2004-11-19 集成电路晶片封装及其封装方法
CNU2004201157539U Expired - Lifetime CN2758972Y (zh) 2003-11-20 2004-11-19 集成电路晶片封装

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004100915647A Active CN100345267C (zh) 2003-11-20 2004-11-19 集成电路晶片封装及其封装方法

Country Status (3)

Country Link
US (1) US7154185B2 (zh)
CN (2) CN100345267C (zh)
TW (1) TWI245351B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345267C (zh) * 2003-11-20 2007-10-24 台湾积体电路制造股份有限公司 集成电路晶片封装及其封装方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112004002862T5 (de) * 2004-05-20 2007-04-19 Spansion Llc, Sunnyvale Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
US7951647B2 (en) * 2008-06-17 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Performing die-to-wafer stacking by filling gaps between dies
JP7037053B2 (ja) 2018-04-25 2022-03-16 日亜化学工業株式会社 発光装置の製造方法及び発光装置
CN109002217B (zh) * 2018-07-31 2021-04-30 信利光电股份有限公司 一种异形触摸模组的制作方法及异形触摸模组
TWI719718B (zh) * 2019-11-18 2021-02-21 啟碁科技股份有限公司 封裝結構及其製造方法
CN112867223B (zh) * 2019-11-27 2022-04-08 启碁科技股份有限公司 封装结构及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216282A (ja) * 1993-01-19 1994-08-05 Hitachi Ltd 樹脂封止型半導体装置
JP3274343B2 (ja) 1996-02-09 2002-04-15 株式会社東芝 半導体装置
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
JPH1050770A (ja) * 1996-08-05 1998-02-20 Hitachi Ltd 半導体装置及びその製造方法
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
KR100251859B1 (ko) * 1997-01-28 2000-04-15 마이클 디. 오브라이언 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
KR100297451B1 (ko) * 1999-07-06 2001-11-01 윤종용 반도체 패키지 및 그의 제조 방법
US6391682B1 (en) * 2000-06-21 2002-05-21 Siliconware Precision Industries Co., Ltd. Method of performing flip-chip underfill in a wire-bonded chip-on-chip ball-grid array integrated circuit package module
US6537482B1 (en) * 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography
US6617682B1 (en) * 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US7154185B2 (en) * 2003-11-20 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Encapsulation method for SBGA

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345267C (zh) * 2003-11-20 2007-10-24 台湾积体电路制造股份有限公司 集成电路晶片封装及其封装方法

Also Published As

Publication number Publication date
US7154185B2 (en) 2006-12-26
US20050112795A1 (en) 2005-05-26
TW200524063A (en) 2005-07-16
TWI245351B (en) 2005-12-11
CN100345267C (zh) 2007-10-24
CN1627490A (zh) 2005-06-15

Similar Documents

Publication Publication Date Title
CN1300843C (zh) 电子元件的封装结构及其制造方法
US6602803B2 (en) Direct attachment semiconductor chip to organic substrate
US7319275B2 (en) Adhesion by plasma conditioning of semiconductor chip
US6710446B2 (en) Semiconductor device comprising stress relaxation layers and method for manufacturing the same
US7462940B2 (en) Semiconductor component comprising flip chip contacts with polymer cores and method of producing the same
US20050127498A1 (en) Copper-based chip attach for chip-scale semiconductor packages
US7372133B2 (en) Microelectronic package having a stiffening element and method of making same
US6579748B1 (en) Fabrication method of an electronic component
CN2758972Y (zh) 集成电路晶片封装
EP0034455A2 (en) Semiconductor device having a protective layer, and method for producing it
EP1091399A1 (en) Semiconductor device and method for manufacturing the same
US20130334713A1 (en) Electrostatic discharge compliant patterned adhesive tape
US20190006219A1 (en) Method of packaging chip and chip package structure
JP2000040775A (ja) 半導体装置及びその製造方法
Bolger et al. Die attach in Hi-Rel P-Dips: Polyimides or low chloride epoxies?
CN115172179B (zh) 芯片封装结构及制备方法
EP0114106A2 (en) Method for manufacturing a semiconductor memory device having a high radiation resistance
CN113345938B (zh) 显示面板及其强化方法、显示装置
US7042070B2 (en) Direct attachment of semiconductor chip to organic substrate
US20110134612A1 (en) Rebuilt wafer assembly
US7427813B1 (en) Structure, material, and design for assembling a low-K Si die to achieve an industrial grade reliability wire bonding package
JP2928755B2 (ja) 電子部品の製造方法
JPH0315817B2 (zh)
Amagai Effect of adhesive surface chemistry and morphology on package cracking in tapeless lead-on-chip (LOC) packages
US20100009501A1 (en) Packaging structure, method for manufacturing the same, and method for using the same

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20141119

Granted publication date: 20060215