CN2735653Y - 可变频直流电机脉宽调制器 - Google Patents
可变频直流电机脉宽调制器 Download PDFInfo
- Publication number
- CN2735653Y CN2735653Y CNU2004200123982U CN200420012398U CN2735653Y CN 2735653 Y CN2735653 Y CN 2735653Y CN U2004200123982 U CNU2004200123982 U CN U2004200123982U CN 200420012398 U CN200420012398 U CN 200420012398U CN 2735653 Y CN2735653 Y CN 2735653Y
- Authority
- CN
- China
- Prior art keywords
- signal
- programmable logic
- delay
- feeds
- logic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
本实用新型涉及可变频直流电机脉宽调制器。它包括可编程逻辑器件1、总线发送/接收器2、长线驱动器3、总线接插件4、晶振器5、多路开关6、多路开关7，脉宽延时发生器8、逻辑控制电路9、分频器10、比较器11、比较器12、脉宽预置寄存器13、计数器14、计数器15、分频器16、延时寄存器17、选择开关18，本实用新型解决原脉宽调制电路结构复杂，集成度低，抗干扰能力和工作稳定性差的问题，提高系统集成度、抗干扰能力和工作稳定性，并且具有频率、占空比、脉宽延时时间可调，适应性强能够防止系统飞车的特点。适用于直流脉宽调速系统，特别适用于对调速精度和系统集成度要求均较高的应用场合，如精密伺服传动等领域。
Description
技术领域：本发明属于电子技术领域，涉及对直流电机控制系统中的脉宽调制器的改进。
背景技术：典型的脉宽调制器一般由脉冲产生电路、脉冲分配电路和逻辑延时电路组成。传统的以三角波和调制波比较产生脉宽调制(PWM)信号的方法虽然比较简单，但用模拟电路实现时，存在控制精度低，易受温度漂移和干扰影响等缺点。对于采用模拟电路方式存在的问题可由数字电路实现加以克服，常见的数字PWM实现方式如图1所示，这种电路对于调速精度要求较高的情况下一般不能满足要求，若需产生更高精度的PWM信号则必需扩展电路，若需产生多路PWM信号，则所需元件数将成倍增长。
因此可以看出，现有的PWM脉宽调制器具有以下两个特点：
1.调宽波频率和脉宽延时时间不能调整。
2.电路由多级分立器件构成，结构复杂，调整不易；
3.系统的集成度低，抗干扰能力和工作稳定性差；
发明内容：针对上述问题，本发明的目的是要解决背景技术结构复杂；抗干扰能力和工作稳定性差；输出调宽波频率和脉宽延时时间不能调整的问题，本发明将要给出一种可将PWM脉宽调制器简化成由一片可编程逻辑器件及一些外围接口电路组成的数字直流电机脉宽调制器。
本发明如图2所示：它包括可编程逻辑器件、总线发送/接收器、长线驱动器、总线接插件、晶振器、多路开关、多路开关，本发明的总线接插件的数据信号端与可编程逻辑器件的双向端连接，将数据信号引入可编程逻辑器件；总线接插件的地址信号端与可编程逻辑器件的输入端连接，将地址总线引入可编程逻辑器件；总线接插件的读写控制端与可编程逻辑器件的输入端连接，将读写信号引入可编程逻辑器件；总线发送/接收器的输出端与可编程逻辑器件的输入端连接，将被隔离的外部控制信号引入可编程逻辑器件；可编程逻辑器件的输出端与长线驱动器的输入端连接，将可编程逻辑器件输出的调宽波给入长线驱动器；晶振器的输出端与可编程逻辑器件的时钟端连接，为可编程逻辑器件提供时钟信号；多路开关6和多路开关7的输出与可编程逻辑器件的输入端连接，并且分别将频率调整信号和延时调整信号给入可编程逻辑器件。
本发明可编程逻辑器件1的内部逻辑如图3所示，它主要包括：脉宽延时发生器、逻辑控制电路、分频器10、比较器11、比较器12、脉宽预置寄存器、计数器14、计数器15、分频器16、延时寄存器；时钟信号A分别给入分频器16与分频器10的时钟端，为分频器16和分频器10提供时钟信号；多路开关7的延时调整信号N给入分频器16的数据输入端，为分频器提供初始值；分频器16的输出信号B给入延时寄存器的时钟端，为延时寄存器提供时钟信号；延时寄存器的输出为延时的分频信号C；分频器10输出的分频信号G分别给入计数器14和计数器15的时钟端，为两个计数器提供时钟信号；计数器15的输出信号O给入计数器14的输入端，作为计数器14的清零信号；总线接插件的地址总线、选择开关的卡地址和总线接插件中的写信号WR同时给入比较器12的两路输入端和启动信号；比较器12的输出为选通信号D，选通信号D给入脉宽预置寄存器，作为脉宽预置寄存器的数据选通信号，也给入逻辑控制电路的信号输入端，作为输出调宽波的触发信号；总线接插件的数据总线E给入脉宽预置寄存器的数据输入端，为脉宽预置寄存器提供初始值；脉宽预置寄存器的输出是选通信号D有效时的总线数据，脉宽预置寄存器的数据输出F作为一路比较信号给入比较器11的输入端；计数器14的输出作为另一路比较信号也给入比较器11的输入端；比较器11输出的原始调宽信号I同时给入计数器14和脉宽延时发生器，分别作为计数器14的计数控制信号和脉宽延时发生器的输入信号；延时的分频信号C作为时钟信号给入脉宽延时发生器的延时控制端；脉宽延时发生器输出的延时调宽信号J给入逻辑控制电路的信号输入端，作为逻辑控制电路的信号端；外部控制信号K给入逻辑控制电路的控制端，逻辑控制电路的输出为调宽波输出L。
本发明工作时如图2和3所示：晶振器为可编程逻辑器件提供标准时钟，总线接插件的数据总线和地址总线进入可编程逻辑器件，外部控制系统对卡地址进行写操作时，比较器12产生选通信号D，选通信号D使这时数据总线上的数据进入脉宽预置寄存器，同时也选通逻辑控制电路中的调宽波；时钟信号A和频率调整信号M经分频器10产生分频信号G，分频信号G为输出调宽波的单位脉冲；分频信号G经计数器15计数产生所需调宽波的波长信号O，同时为计数器14提供清零信号；计数器14在比较器11输出为1时对分频信号G进行计数，在比较器11输出为0时停止计数；当计数器14输出数据H小于脉宽预置寄存器输出F时，比较器11输出为1，否则比较器11输出为0；比较器11的输出为原始调宽信号I；延时调整信号N为分频器16提供延时预置值，时钟信号A和延时调整信号N经过分频器16产生分频信号B；分频信号B经延时寄存器产生延时分频信号C；原始调宽信号I与延时分频信号C经脉宽延时发生器产生延时调宽信号J；控制信号输入经总线发送/接收器件进入可编程逻辑器件内，形成外部控制信号K，延时调宽信号J与外部控制信号K经逻辑控制电路从而形成一个周期的PWM信号。PWM信号经长线驱动器产生具有长线驱动能力的PWM信号。当系统对卡地址再次进行写操作时，选通信号D再次有效，计数器14被调宽波的波长信号O清零并重新开始计数，产生新一周期的PWM信号。
本发明采用可编程逻辑器件构成了脉宽调制电路，保持了原有脉宽调制电路的优点，克服了已有技术中的结构复杂，集成度低，抗干扰能力和工作稳定性差，调宽波频率和脉宽延时时间不能调整的问题。本发明采用多路开关使调宽波频率和脉宽延时时间调整方便，具有结构简单、价格低廉、精度高和实用性强的特点，在提高系统集成度的同时，大大提高了系统的抗干扰能力和工作稳定性，并且具有频率、占空比、脉宽延时时间可调，修改设计方便、适应性强以及能够防止系统飞车的特点。它是对目前最先进的数字脉宽调制电路的改造，广泛适用于直流脉宽调速系统，特别适用于对调速精度和系统集成度要求均较高的应用场合，例如精密伺服传动等领域。本发明在设计可编程逻辑器件内部的逻辑中采用了原理图与VHDL语言混合编程的方式和自顶向下的层次化设计方法，分模块、分层次地进行设计描述。这样既使电路联接关系直观、清楚，适合大多数人的表达习惯又使逻辑描述简单、效率高，
附图说明：
图1是已有技术原理框图
图2是本发明的组成框图
图3是本发明可编程逻辑器件的内部原理图
具体实施方式：如图2所示：它包括可编程逻辑器件1、总线发送/接收器2、长线驱动器3、总线接插件4、晶振器5、多路开关6、多路开关7，本发明的可编程逻辑器件1采用Lattice公司的ispLSI1048芯片，用于PWM信号的产生、整形、延时。总线发送/接收器2采用74LS245芯片，用于对PWM信号进行必要的状态控制并且具有保护可编程逻辑芯片的作用。长线驱动器3采用74HC140，用于提高PWM信号的长线驱动能力。总线接插件4采用PC104总线插座，用于将本电路与PC104主板连接。晶振器5采用卧式50M晶振，用于提供可编程逻辑器件1所需的时钟信号。多路开关6和多路开关7均采用八路开关。
本发明在设计可编程逻辑器件1内部的逻辑中采用了原理图与VHDL语言混合编程的方式和自顶向下的层次化设计方法，分模块、分层次地进行设计描述。这样既使电路联接关系直观、清楚，适合大多数人的表达习惯又使逻辑描述简单、效率高，其原理如图3所示。可编程逻辑器件内设计的器件包括：脉宽延时发生器8、逻辑控制电路9、分频器10、比较器11和12、脉宽预置寄存器13、计数器14、计数器15、分频器16、延时寄存器17、选择开关18。
本发明中的分频器16和10采用VHDL语言实现，其主要程序如下：
Entity counter is
Port(reset，clock：in std_logic；
Counter：out std_logic_vector(7 downto 0))；
End counter；
Architecture action of counter is
Signal cnt_ff：unsigned(7 downto 0)；
Begin
Process(clock，reset，cnt_ff)
Begin
If reset＝’1’then cnt_ff＜＝x”00”；＿清零端为1，则计数器清零
Elsif(clock＝’1’and clock’event)then
Cnt_ff＜＝cnt_ff+1；否则每当时钟触发时，计数器加1
End if；
End process；
Counter＜＝std_logic_vector(cnt_ff)；
End action；
脉宽预置寄存器13、计数器14、计数器15、延时寄存器17和逻辑控制电路9均由原理图方式实现(即利用可编程逻辑器件软件元件库中的寄存器)。
比较器11和比较器12采用VHDL语言实现，其主要程序如下：
Entity comparer is
Port(A，B：in std_logic_vector(7 dowmto 0)；
EQ：out_std_logic)；
End comparer；
Architecture action of camparer is
Begin
EQ＜＝’1’when A＝B else‘0’；＿输入相等，输出为1，否则为零
End action
脉宽延时发生器8采用VHDL语言的方式实现，其主要程序如下：
Entity delay is
Port(clk，ck：in std_logic；
Hb，lb：out std_logic；
Delay_time：in std_logic_vector(7 downto 0)；
Q：inout std_logic_vector(7 downto 0))；
End delay；
Architecture description of delay is
Begin
Process(clk)
Begin
If(clk’event and clk＝’1’)then
If((ck＝’1’)and(q！＝delay_time))
Then
Q＜＝q+1；＿输入为1，计数器不为最大值，计数器加1
Elsif((ck＝’0’)and(q！＝”00000000”))then
Q＜＝q-1；＿输入为0，计数器不为0，计数器减1
End if；
If((ck＝’1’)and(q＝delay_time))
Then
Hb＜＝’1’；＿输入为1，计数器为最大值
Else
Hb＜＝’0’；
End if；
If((ck＝’0’)and(q＝”00000000”))
Then
Lb＜＝’1’；＿输入为0，计数器为0，下桥臂导通
Else
Lb＝’0’；
End if；
End if；
End process；
End description；
End delay；
选择开关18的线数与地址总线的线数一一对应，根据用户需要设置卡地址。
Claims (2)
1、可变频直流电机脉宽调制器，其特征在于：可编程逻辑器件(1)、总线发送/接收器(2)、长线驱动器(3)、总线接插件(4)、晶振器(5)、多路开关(6)、多路开关(7)，总线接插件(4)的数据信号端与可编程逻辑器件(1)的双向端连接，将数据信号引入可编程逻辑器件(1)；总线接插件(4)的地址信号端与可编程逻辑器件(1)的输入端连接，将地址总线引入可编程逻辑器件(1)；总线接插件(4)的读写控制端与可编程逻辑器件(1)的输入端连接，将读写信号引入可编程逻辑器件(1)；总线发送/接收器(2)的输出端与可编程逻辑器件(1)的输入端连接，将被隔离的外部控制信号引入可编程逻辑器件(1)；可编程逻辑器件(1)的输出端与长线驱动器(3)的输入端连接，将可编程逻辑器件(1)输出的调宽波给入长线驱动器(3)；晶振器(5)的输出端与可编程逻辑器件(1)的时钟端连接，为可编程逻辑器件(1)提供时钟信号；多路开关(6)和多路开关(7)的输出与可编程逻辑器件(1)的输入端连接，并且分别将频率调整信号和延时调整信号给入可编程逻辑器件(1)。
2、根据权利要求1所述的可变频直流电机脉宽调制器，其特征在于：可编程逻辑器件(1)主要包括：脉宽延时发生器(8)、逻辑控制电路(9)、分频器(10)、比较器(11)、比较器(12)、脉宽预置寄存器(13)、计数器14、计数器(15)、分频器(16)、延时寄存器(17)、选择开关(18)；时钟信号A分别给入分频器(16)与分频器(10)的时钟端，为分频器(16)和分频器(10)提供时钟信号；多路开关(7)的延时调整信号N给入分频器(16)的数据输入端，为分频器提供初始值；分频器(16)的输出信号B给入延时寄存器(17)的时钟端，为延时寄存器提供时钟信号；延时寄存器17的输出为延时的分频信号C；分频器(10)输出的分频信号G分别给入计数器(14)和计数器(15)的时钟端，为两个计数器提供时钟信号；计数器(15)的输出信号0给入计数器(14)的输入端，作为计数器(14)的清零信号；总线接插件(4)的地址总线、选择开关(18)的卡地址和总线接插件(4)中的写信号WR同时给入比较器(12)的两路输入端和启动信号；比较器(12)的输出为选通信号D，选通信号D给入脉宽预置寄存器(13)，作为脉宽预置寄存器13的数据选通信号，也给入逻辑控制电路(9)的信号输入端，作为输出调宽波的触发信号；总线接插件(4)的数据总线E给入脉宽预置寄存器(13)的数据输入端，为脉宽预置寄存器提供初始值；脉宽预置寄存器(13)的输出是选通信号D有效时的总线数据，脉宽预置寄存器(13)的数据输出F作为一路比较信号给入比较器(11)的输入端；计数器(14)的输出作为另一路比较信号也给入比较器(11)的输入端；比较器11输出的原始调宽信号I同时给入计数器(14)和脉宽延时发生器(8)，分别作为计数器(14)的计数控制信号和脉宽延时发生器(8)的输入信号；延时的分频信号C作为时钟信号给入脉宽延时发生器(8)的延时控制端；脉宽延时发生器(8)输出的延时调宽信号J给入逻辑控制电路(9)的信号输入端，作为逻辑控制电路(9)的信号端；外部控制信号K给入逻辑控制电路(9)的控制端，逻辑控制电路(9)的输出为调宽波输出L。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2004200123982U CN2735653Y (zh) | 2004-08-27 | 2004-08-27 | 可变频直流电机脉宽调制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2004200123982U CN2735653Y (zh) | 2004-08-27 | 2004-08-27 | 可变频直流电机脉宽调制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2735653Y true CN2735653Y (zh) | 2005-10-19 |
Family
ID=35265514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2004200123982U Expired - Fee Related CN2735653Y (zh) | 2004-08-27 | 2004-08-27 | 可变频直流电机脉宽调制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2735653Y (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136604B (zh) * | 2006-08-30 | 2012-01-11 | 罗伯特.博世有限公司 | 多频率地控制直流电机的方法和装置 |
| CN101379691B (zh) * | 2006-01-04 | 2012-04-11 | 罗伯特·博世有限公司 | 监测电动机负载的系统和方法 |
| CN101720553B (zh) * | 2007-07-19 | 2012-09-05 | 日立民用电子株式会社 | 接收装置及接收方法 |
| CN106911325A (zh) * | 2017-03-08 | 2017-06-30 | 北京汽车研究总院有限公司 | 一种信号输出方法及装置 |
-
2004
- 2004-08-27 CN CNU2004200123982U patent/CN2735653Y/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101379691B (zh) * | 2006-01-04 | 2012-04-11 | 罗伯特·博世有限公司 | 监测电动机负载的系统和方法 |
| CN101136604B (zh) * | 2006-08-30 | 2012-01-11 | 罗伯特.博世有限公司 | 多频率地控制直流电机的方法和装置 |
| CN101720553B (zh) * | 2007-07-19 | 2012-09-05 | 日立民用电子株式会社 | 接收装置及接收方法 |
| CN106911325A (zh) * | 2017-03-08 | 2017-06-30 | 北京汽车研究总院有限公司 | 一种信号输出方法及装置 |
| CN106911325B (zh) * | 2017-03-08 | 2020-08-04 | 北京汽车集团越野车有限公司 | 一种信号输出方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101661302B (zh) | 微控制器片上pwm脉冲波产生方法及系统 | |
| CN104378114B (zh) | 一种实现多通道模数转换器同步的方法 | |
| CN1992517A (zh) | 一种可编程内插滤波器装置及其实现方法 | |
| CN103870421B (zh) | 一种基于fpga的串行接口和pwm组合应用ip核装置 | |
| DE102007060805A1 (de) | Modulare Speichersteuerungstaktungsarchitektur | |
| CN104022782B (zh) | 一种数字式多通道模拟信号发生方法 | |
| CN2735653Y (zh) | 可变频直流电机脉宽调制器 | |
| WO2020119360A1 (zh) | 一种pwm生成电路、处理电路及芯片 | |
| CN1832351A (zh) | 通用时钟同步器及通用时钟同步方法 | |
| CN101087141B (zh) | 脉冲合成方式的占空比可调n次分频电路 | |
| CN1722029A (zh) | 分数除法器系统及方法 | |
| CN104218921B (zh) | 一种超高速脉冲信号发生器 | |
| CN101030441A (zh) | Ddr和ddr2内存控制器的读数据采样方法及装置 | |
| CN104122935A (zh) | 一种用于sd3.00主机控制器的动态时钟相位调整方法 | |
| CN207475517U (zh) | 一种脉冲码型发生器 | |
| CN1767384A (zh) | 一种任意波形复合信号发生器及信号发生方法 | |
| CN108011619A (zh) | 一种脉冲码型发生器 | |
| CN1697324A (zh) | 传输信号去抖动的实现方法及其装置 | |
| CN1283060C (zh) | 基于时钟信号的数据接收方法及其装置 | |
| CN205283577U (zh) | 一种通过高速总线扩展多通道rs422/485接口的装置 | |
| CN2791739Y (zh) | 高速数字信号采集回放卡 | |
| CN2834018Y (zh) | 一种任意波形复合信号发生器 | |
| CN202918259U (zh) | 脉冲宽度调制信号生成装置和医疗设备 | |
| CN1121648C (zh) | 边进边出的寄存器队列装置及其方法 | |
| CN112989748A (zh) | 一种降低走线数量的集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |