CN2691056Y - 具有功率芯片的封装结构 - Google Patents

具有功率芯片的封装结构 Download PDF

Info

Publication number
CN2691056Y
CN2691056Y CNU2004200483259U CN200420048325U CN2691056Y CN 2691056 Y CN2691056 Y CN 2691056Y CN U2004200483259 U CNU2004200483259 U CN U2004200483259U CN 200420048325 U CN200420048325 U CN 200420048325U CN 2691056 Y CN2691056 Y CN 2691056Y
Authority
CN
China
Prior art keywords
chip
power
conductive part
carrier
power chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNU2004200483259U
Other languages
English (en)
Inventor
杨惠强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIKESEN MICRO ELECTRONIC CO Ltd
Original Assignee
NIKESEN MICRO ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIKESEN MICRO ELECTRONIC CO Ltd filed Critical NIKESEN MICRO ELECTRONIC CO Ltd
Priority to CNU2004200483259U priority Critical patent/CN2691056Y/zh
Application granted granted Critical
Publication of CN2691056Y publication Critical patent/CN2691056Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型涉及一种具有功率芯片的封装结构，包括至少二个芯片座、至少二个接脚、至少一个控制芯片和至少二个功率芯片，其中各芯片座分别一体连接至少一个所述接脚的内端，各功率芯片的底面设有导电部，各导电部分别固定且电性连接于各芯片座上，所述芯片座之间是间接通过所述功率芯片和该控制芯片作电性连接，并分别形成具有不同工作电位的所述芯片座；借此，使控制芯片和功率芯片整合为一封装结构。

Description

具有功率芯片的封装结构
技术领域
本实用新型涉及一种具有功率芯片的封装结构，尤其涉及一种至少有二个芯片座分别具有不同工作电位的具有功率芯片的封装结构。
背景技术
众所周知，电子产业的蓬勃发展，加速了相关技术的提高，使电子组件的制造能够更为精密。同时，为了满足电子产品体积小且功能多的使用需求，电子组件无不朝向整合封装的架构来研发。
请参阅图1所示，现有的芯片的封装结构，包括一个芯片座19、一个接脚29、一个芯片39、多个导脚59、多根导线69和一绝缘件79。该芯片座19一体连接该接脚29的内端，该接脚29的外端电性连接于一外部电路(图略)，该芯片39的底面固定于芯片座19上，所述导脚59的内端分布于该芯片座19外，所述导线69的二端分别电性连接于该芯片39的顶面的电性接点和各导脚59。该绝缘件79包覆该芯片座19、该接脚29的内端、该芯片39、各导脚59的内端和各导线69。
上述现有的芯片的封装结构，芯片座仅具有承载芯片的用途。若芯片的底面设有导电部，受限于芯片座仅有一工作电位，无法分别提供二个不同工作电位给二个芯片的底面的导电部，导致整个电路的设计复杂、体积大且成本高。
因此，由上可知，上述现有的芯片的封装结构，在实际使用上，显然具有不便与缺陷存在，而有待加以改善。
实用新型内容
本实用新型所要解决的技术问题在于提供一种具有功率芯片的封装结构，使至少二个芯片座分别具有不同工作电位，以提供至少二个功率芯片的底面的导电部所需的不同工作电位，进而简化整个电路的设计，并减少体积和降低成本。
为了实现上述目的，本实用新型提供了一种具有功率芯片的封装结构，电性连接于一外部电路，该封装结构包括：
至少二个芯片座；
至少二个接脚，各芯片座分别一体连接至少一个所述接脚的内端，各接脚的外端分别电性连接于该外部电路；
至少一个控制芯片，其底面固定于所述芯片座上；
至少二个功率芯片，各功率芯片的底面设有导电部，各导电部分别固定且电性连接于各芯片座上，所述芯片座之间是间接通过所述功率芯片和该控制芯片作电性连接，并分别形成具有不同工作电位的所述芯片座；以及
一绝缘件，其包覆所述芯片座、所述接脚的内端、该控制芯片和所述功率片。
上述的具有功率芯片的封装结构，其特点在于，其包括多个导脚，各导脚的内端分布于各芯片座外且与该控制芯片和所述功率芯片作电性连接，各导脚的外端分别电性连接于该外部电路，该绝缘件包覆所述导脚的内端。
上述的具有功率芯片的封装结构，其特点在于，其包括多根导线，该控制芯片的顶面设有多个电性接点，各功率芯片的顶面设有导电部，所述导线分别电性连接于所述芯片座、该控制芯片的电性接点、所述功率芯片的顶面的导电部和所述导脚的内端之间。
上述的具有功率芯片的封装结构，其特点在于，其包括二个芯片座分别为第一芯片座和第二芯片座、二个接脚分别为第一接脚和第二接脚、一个控制芯片、二个功率芯片分别为第一功率芯片和第二功率芯片、三个导脚分别为第一导脚、第二导脚和第三导脚、以及多根导线，该第一芯片座和第二芯片座分别一体连接该第一接脚和第二接脚的内端，该控制芯片的底面固定于该第一芯片座上，该控制芯片的顶面设有多个电性接点，该第一功率芯片的底面的导电部和该第二功率芯片的底面的导电部为第一导电部，该第一功率芯片的顶面和该第二功率芯片的顶面分别设有导电部包括第二导电部和第三导电部，所述导线的二端分别电性连接于该控制芯片的电性接点与该第一芯片座、该控制芯片的电性接点与该第一功率芯片和第二功率芯片的顶面的第二导电部和第三导电部、该控制芯片的电性接点与该第一导脚和第二导脚的内端、该第一功率芯片的顶面的第二导电部与该第二芯片座、以及该第二功率芯片的顶面的第二导电部与该第三导脚的内端。
上述的具有功率芯片的封装结构，其特点在于，该控制芯片为脉宽调制器控制芯片，所述功率芯片为金属氧化物半导体场效晶体管芯片，并形成同步整流稳压的电路架构。
上述的具有功率芯片的封装结构，其特点在于，所述芯片座上设有可导电的抗氧化层。
通过各功率芯片的底面的导电部分别电性连接于各芯片座，且各芯片座具有不同的工作电位，使控制芯片和功率芯片整和为一封装结构。
以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。
附图说明
图1是现有芯片的封装结构的平面示意图；
图2是本实用新型第一实施例的平面示意图；
图3是图2的3-3剖视图；
图4是本实用新型第一实施例的局部电路示意图；
图5是本实用新型第二实施例的平面示意图。
具体实施方式
请参阅图2至图4所示，为本实用新型第一实施例。本实用新型的一种具有功率片的封装结构，电性连接于一外部电路(图略)，该封装结构包括至少二个芯片座(即第一芯片座11和第二芯片座12)、至少二个接脚(即第一接脚21和第二接脚22)、至少一个控制芯片(即控制芯片31)、至少二个功率芯片(即第一功率芯片41和第二功率芯片42)、多个导脚(即第一导脚51、第二导脚52和第三导脚53)、多根导线61以及一绝缘件71，其中：
该第一芯片座11和第二芯片座12上设有可导电的抗氧化层，如镀银或镀镍，并可增加固接的效果。
该第一芯片座11和第二芯片座12分别一体连接该第一接脚21和第二接脚22的内端。该第一接脚21和第二接脚22的外端分别电性连接于该外部电路。
该控制芯片31的底面以胶着等方式固定于该第一芯片座11上，然而也可视该控制芯片31的大小和本实用新型封装结构整体空间的大小而跨置于该第一芯片座11和第二芯片座12上。该控制芯片31的顶面设有多个电性接点311，如焊垫。
该第一功率芯片41的底面和第二功率芯片42的底面分别设有第一导电部411、421。各第一导电部411、421以胶着等方式分别固定且电性连接于该第一芯片座11和第二芯片座12上。该第一功率芯片41的顶面和第二功率芯片42的顶面分别设有导电部包括第二导电部412、422和第三导电部413、423。该第一功率芯片41和第二功率芯片42可为具有相同特性的功率芯片(如二个N信道金属氧化物半导体场效晶体管芯片，NMOSFET，或二个P信道金属氧化物半导体场效晶体管芯片，PMOSFET)，也可为具有不同特性的功率芯片(如一个NMOSFET和一个PMOSFET)。
该第一导脚51、第二导脚52和第三导脚53的内端分布于该第一芯片座11和第二芯片座12外。该第一导脚51、第二导脚52和第三导脚53的外端分别电性连接于该外部电路。在本实用新型封装结构完成为一单一组件以分别连接于该外部电路之前，该第一芯片座11和第二芯片座12、该第一接脚21和第二接脚22以及该第一导脚51、第二导脚52和第三导脚53为一体连接的导线架，其中该第一接脚21和第二接脚22的外端，以及该第一导脚51、第二导脚52和第三导脚53的外端连接于一导引带(图略)。
所述导线61的连接是配合该外部电路而设计。本实施例中，所述导线61的二端分别电性连接于该控制芯片31的电性接点311与该第一芯片座11、该控制芯片31的电性接点311与该第一功率芯片41和第二功率芯片42的顶面的第二电部412、422和第三导电部413、423、该控制芯片31的电性接点311与该第一导脚51和第二导脚52的内端、该第一功率芯片41的顶面的第二导电部412与固定该第二功率芯片42的第二芯片座12、以及该第二功率芯片42的顶面的第二导电部422与该第三导脚53的内端。如此，使该第一导脚52、第二导脚52和第三导脚53的内端与该控制芯片31、该第一功率芯片41和该第二功率芯片42作电性连接，同时，使该第一芯片座11和该第二芯片座12之间是间接通过该第一功率芯片41、该第二功率芯片42和该控制芯片31作电性连接，并分别形成具有不同工作电位的该第一芯片座11和该第二芯片座12。
该绝缘件71包覆该第一芯片座11和第二芯片座12、该第一接脚21和第二接脚22的内端、该控制芯片31、该第一功率芯片41和第二功率芯片42、该第一导脚51、第二导脚52和第三导脚53的内端。由于该第一功率芯片41的底面的第一导电部411和第二功率芯片42的底面的第一导电部421分别电性连接于该第一芯片座11和第二芯片座12，且该第一芯片座11和第二芯片座12具有不同的工作电位，因此可使该控制芯片31、该第一功率芯片41和该第二功率芯片42整合为一封装结构。
请参阅图4所示，本实施例中，该控制芯片31为脉宽调制器控制芯片(Pulse-Width Modulator Controller，PWM Controller)，该第一功率芯片41和第二功率芯片42为金属氧化物半导体场效晶体管芯片(Metal OxideSemiconductor Field Effect Transistor，MOSFET)，并形成同步整流稳压的电路架构(Synchronous Rectifier Step Down Regulator)。本实用新型封装结构也可应用于不同的控制芯片和不同的功率芯片，并形成不同的电路架构。
请参阅图5所示，为本实用新型第二实施例。在本实施例中，该封装结构包括三个芯片座10、多个接脚20、一个控制芯片30、二个功率芯片40、多个导脚50、多根导线(图略)和一绝缘件70。各芯片座10分别一体连接多个所述接脚20的内端，各接脚20的外端分别电性连接于一外部电路(图略)。该控制芯片30的底面固定于所述芯片座10上，该控制芯片30的顶面设有多个电性接点301。各功率芯片40的底面设有导电部401，各导电部401分别固定且电性连接于其中二个芯片座10上，各功率芯片40的顶面设有导电部402、403。该二功率芯片40可为具有相同特性的功率芯片(如二个NMOSFET，或二个PMOSFET)，也可为具有不同特性的功率芯片(如一个NMOSFET和一个PMOSFET)。各导脚50的内端分布于各芯片座10外且与该控制芯片30和所述功率芯片40作电性连接，各导脚50的外端分别电性连接于该外部电路。所述导线并分别电性连接于所述芯片座10、该控制芯片30的顶面的电性接点301、所述功率芯片40的顶面的导电部402、403、和所述导脚50的内端之间；该绝缘件70包覆所述芯片座10、所述接脚20的内端、该控制芯片30、所述功率芯片40、所述导脚50的内端和所述导线。所述芯片座10之间是间接通过所述功率芯片40和该控制芯片30作电性连接，并分别形成具有不同工作电位的所述芯片座10。由上可知，芯片座10等各组件的数量可依需求增减，各芯片座10具有不同工作电位，以提供各功率芯片40的底面的导电部401所需的不同工作电位，进而整合控制芯片30和功率芯片40，以完成本实用新型具有功率芯片的封装结构。
通过本实用新型的具有功率芯片的封装结构，具有如下特点：
各功率芯片的底面的导电部分别电性连接于各芯片座，且各芯片座具有不同工作电位，使控制芯片和功率芯片整合为一封装结构，从而能够简化整个电路的设计，并可减小体积和降低成本。
当然，本实用新型还可有其他多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (6)

1、一种具有功率芯片的封装结构，其特征在于，电性连接于一外部电路，该封装结构包括：
至少二个芯片座；
至少二个接脚，各芯片座分别一体连接至少一个所述接脚的内端，各接脚的外端分别电性连接于该外部电路；
至少一个控制芯片，其底面固定于所述芯片座上；
至少二个功率芯片，各功率芯片的底面设有导电部，各导电部分别固定且电性连接于各芯片座上，所述芯片座之间是间接通过所述功率芯片和该控制芯片作电性连接，并分别形成具有不同工作电位的所述芯片座；以及
一绝缘件，其包覆所述芯片座、所述接脚的内端、该控制芯片和所述功率片。
2、根据权利要求1所述的具有功率芯片的封装结构，其特征在于，其包括多个导脚，各导脚的内端分布于各芯片座外且与该控制芯片和所述功率芯片作电性连接，各导脚的外端分别电性连接于该外部电路，该绝缘件包覆所述导脚的内端。
3、根据权利要求2所述的具有功率芯片的封装结构，其特征在于，其包括多根导线，该控制芯片的顶面设有多个电性接点，各功率芯片的顶面设有导电部，所述导线分别电性连接于所述芯片座、该控制芯片的电性接点、所述功率芯片的顶面的导电部和所述导脚的内端之间。
4、根据权利要求1所述的具有功率芯片的封装结构，其特征在于，其包括二个芯片座分别为第一芯片座和第二芯片座、二个接脚分别为第一接脚和第二接脚、一个控制芯片、二个功率芯片分别为第一功率芯片和第二功率芯片、三个导脚分别为第一导脚、第二导脚和第三导脚、以及多根导线，该第一芯片座和第二芯片座分别一体连接该第一接脚和第二接脚的内端，该控制芯片的底面固定于该第一芯片座上，该控制芯片的顶面设有多个电性接点，该第一功率芯片的底面的导电部和该第二功率芯片的底面的导电部为第一导电部，该第一功率芯片的顶面和该第二功率芯片的顶面分别设有导电部包括第二导电部和第三导电部，所述导线的二端分别电性连接于该控制芯片的电性接点与该第一芯片座、该控制芯片的电性接点与该第一功率芯片和第二功率芯片的顶面的第二导电部和第三导电部、该控制芯片的电性接点与该第一导脚和第二导脚的内端、该第一功率芯片的顶面的第二导电部与该第二芯片座、以及该第二功率芯片的顶面的第二导电部与该第三导脚的内端。
5、根据权利要求1所述的具有功率芯片的封装结构，其特征在于，该控制芯片为脉宽调制器控制芯片，所述功率芯片为金属氧化物半导体场效晶体管芯片，并形成同步整流稳压的电路架构。
6、根据权利要求1所述的具有功率芯片的封装结构，其特征在于，所述芯片座上设有可导电的抗氧化层。
CNU2004200483259U 2004-04-12 2004-04-12 具有功率芯片的封装结构 Expired - Fee Related CN2691056Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2004200483259U CN2691056Y (zh) 2004-04-12 2004-04-12 具有功率芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2004200483259U CN2691056Y (zh) 2004-04-12 2004-04-12 具有功率芯片的封装结构

Publications (1)

Publication Number Publication Date
CN2691056Y true CN2691056Y (zh) 2005-04-06

Family

ID=34672181

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2004200483259U Expired - Fee Related CN2691056Y (zh) 2004-04-12 2004-04-12 具有功率芯片的封装结构

Country Status (1)

Country Link
CN (1) CN2691056Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108282092A (zh) * 2017-01-05 2018-07-13 罗姆股份有限公司 整流ic以及使用该整流ic的绝缘型开关电源

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108282092A (zh) * 2017-01-05 2018-07-13 罗姆股份有限公司 整流ic以及使用该整流ic的绝缘型开关电源

Similar Documents

Publication Publication Date Title
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
JP2015530748A (ja) 低いオン抵抗を有する、垂直にスタックされたパワーｆｅｔ及び同期バックコンバータ
US8076696B2 (en) Power module assembly with reduced inductance
JP6509885B2 (ja) 半導体チップの端子を有するｄｃ−ｄｃコンバータ
EP1868242A2 (en) Power semiconductor module and fabrication method thereof
TW201133724A (en) Stacked dual chip package and method of fabrication
CN101080816A (zh) 覆晶接点的功率组件封装
CN102468292B (zh) 一种用于直流-直流转换器的封装体结构
US8476752B2 (en) Package structure for DC-DC converter
CN103779340A (zh) 半导体器件和制造半导体器件的方法
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
CN1674279A (zh) 半导体器件
CN108022885A (zh) 电子装置
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
CN101388388A (zh) 半导体装置
US20140291849A1 (en) Multi-Level Semiconductor Package
CN2691056Y (zh) 具有功率芯片的封装结构
CN1316606C (zh) 半导体器件
CN101057326A (zh) 半导体器件
CN102623442B (zh) 电子封装结构
US7750445B2 (en) Stacked synchronous buck converter
CN1795557A (zh) 半导体装置
US20100052140A1 (en) Package structure
CN100552946C (zh) 电子封装结构
JP2020098811A (ja) 半導体装置および電力変換装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee