CN2690960Y - 打印机并行接口抗干扰和数据传输速率协调控制系统 - Google Patents

Abstract

本实用新型涉及一种打印机并行接口抗干扰和数据传输速率协调控制系统，包括IEEE1284模块，打印机控制器模块，其特征在于打印机并行接口数据线输入回路中加入数字抗干扰模块，该数字抗干扰模块包括参数寄存器B，输入比较器B，延迟计数器B，延迟比较器B和取样锁存器D。准定量地揭示了打印机并行接口抗干扰能力和数据传输速率之间的内在联系及其数字化转换方法；提出了一套简单可行的数字化硬件解决方案；解决或缓冲打印机并行接口的抗干扰与数据传输速率之间的矛盾，使得打印机并行接口的抗干扰能力和数据传输速率两方面的潜力都得到更加充分的发挥。可广泛应用于打印机技术领域。

Description

打印机并行接口抗干扰和数据传输速率协调控制系统

技术领域：

本实用新型涉及计算机技术领域，尤其涉及一种打印机并行接口的抗干扰控制系统。

背景技术：

IEEE1284高速并行接口是目前最为广泛使用的打印机接口标准之一。在高速打印机的接口设计中，抗干扰能力和数据传输速率方面的设计质量，对打印机产品的用户环境适应性、工作稳定性和打印速度有着重要的影响。

随着PC主机软硬件性能的高速发展，目前比较复杂的打印作业，如汉字激光打印和图形图象输出应用领域，几乎全部或越来越多地采用传输数据量较大的光栅图象压缩方式，因而对打印机并行口的数据传输速率的要求越来越高。为了满足数据传输速率方面的要求，人们往往不得不牺牲干扰防护方面的性能，因而对主机接口控制器的性能或接口电气环境的要求随之提高。另一方面，为了不过分降低干扰防护能力，目前多数产品设计中一般又不得不把数据传输速率限定在500K Byte/S之内，因而对充分发挥高速激光打印机的性能很不利。

图1所示的是一种典型的打印机并行接口抗干扰解决方案。xCtrol[3..0]表示打印机并行口的4条输入控制线：nInit，nSelectIn，nAutoFd，nStrobe，；XD[7..0]表示8条双向数据线；xStatus[4..0]表示5条输出状态线：Perror，nAck，Busy，nFault，Select。图2a和图2b是常规打印机并行接口常用的抗干扰电原理图：W为限幅保护二极管，Rup为逻辑上拉电阻，T为schmitt反相整形器。在实际电路设计中，一般满足条件：R＜＜Rup，R＜＜Rsr(反相器输入电阻)，所以R和C的参数选择和schmitt整形器的V+和V-参数，基本上决定了该电路的抗干扰能力和可能达到的数据传输速率。

典型的RC低通滤波网络具有电路简单和硬件成本低等优点，但在提高干扰防护能力和数据速率方面存在一些难以兼顾的矛盾。例如：选择较大的RC时间常数对提高干扰防护能力有利，但数据传输速率方面的性能很容易变劣。例如：根据IEEE1284并行接口规范，在高速ECP工作模式下的nStrobe信号线的信号脉冲宽度可能小到500ns(参见图3)。根据脉冲电路的暂态分析知识，我们知道为了满足较大数据传输速率的要求，RC参数的选择一般需要满足3RC＜500ns。进一步工程估算表明，为了满足1Mbyte/S左右数据速率的要求，该电路可有效滤除的干扰脉冲的最大宽度不容易超过40ns，所以如果在非信号区间(本例中40ns..500ns)内出现脉冲干扰，那么只要幅度突破schmitt整形器的门槛电压V+(约1.6V)和V-(约0.8V)，就很可能导致打印误码或其他稳定性问题。

在主机和打印机的并行口接驳方式中，在设备端观察到的干扰多以单脉冲“毛刺”形式出现，但跳变振铃和随机序列脉冲也偶有发生实例。如果干扰出现在数据线，容易引起打印误码问题；如果干扰出现在控制线，除了误码之外还往往导致IEEE1284接口协议状态机的混乱。考察上述常规的解决方法，在干扰有效防护区(＝＜40ns)和信号区(＞＝500ns)之间存在一个很宽的过渡区域，是限制干扰防护和数据速率性能提升的外在表现。换言之，如果设法把该过渡区域的下限提高，但上限保持不变甚至下移，那么等效于同时提升打印机并行接口的上述两个主要的性能指标，对高速打印机应用很有意义。就目前常见的产品设计应用技术而言，传统的模拟干扰防护技术很难有效和高性能价格比地解决这类问题。

实用新型内容：

本实用新型的目的在于提供一种经济实用的数字化硬件解决方法，使得打印机并行接口的抗干扰能力和数据传输速率两方面的潜力都得到更加充分的发挥，解决或缓冲打印机并行接口的抗干扰与数据传输速率之间的矛盾，有效弥补上述传统解决方案的不足。

本实用新型的打印机并行接口抗干扰和数据传输速率协调控制系统，包括IEEE1284模块，打印机控制器模块，其特征在于打印机并行接口数据线输入回路中加入数字抗干扰模块，该数字抗干扰模块包括参数寄存器B，输入比较器B，延迟计数器B，延迟比较器B和取样锁存器D，其中输入比较器B接入两条数据线信号，参数寄存器B接CPU接口，延迟计数器B接入输入比较器B的输出信号，延迟比较器B接入参数寄存器B和延迟计数器B的输出，取样锁存器D接入数据线和延迟比较器B的输出，IEEE1284模块接取样锁存器D和输入比较器B的输出。

上述输入比较器B还向后继逻辑IEEE1284协议模块提供数据线可用的同步指示信号ReadyDy。

本实用新型中的数据线信号的输入可通过RC低通滤波网络和双向总线收发器隔离，但RC参数选择应远离对数据速率的设计期望值产生影响的范围。

本实用新型工作模式如下：

输入比较器B比较取样锁存器D和数据线信号，实时监视数据信号线的各种跳变。当两组对应信号线的逻辑电平完全相同时，输入比较器B输出无效的计数控制信号CountEna3，要求对延迟计数器B进行“复位清0”操作；当两组对应信号线的逻辑电平不同时，输入比较器B输出正有效的计数控制信号CountEna3，允许延迟计数器B开始计数；

延迟计数器B在其计数值等于或大于参数寄存器B的预设限值计数阈值X的值时，产生正有效的取样控制信号Sample3，要求取样锁存器D进行“取样更新”操作；取样锁存器D的更新数据直接来自数据线信号D[7..0]；

取样锁存器D向IEEE1284模块输出去除了干扰信号的数据线输入信号DI[7..0]。

上述输入比较器B还向后继逻辑提供数据线可用的同步指示信号ReadyDy。

本实用新型的原理是把打印机并行接口数据线输入信号首先送入数字抗干扰模块，去除可能存在的干扰信号之后，再输出给后继的IEEE1284逻辑模块。

本实用新型适合在任一数据线上的最大干扰脉冲宽度和持续时间都不大于Tnoise的干扰模型，其优点在于：

1)准定量地揭示了打印机并行接口抗干扰能力和数据传输速率之间的内在联系及其数字化转换方法；

2)提出了一套简单可行的数字化硬件解决方法：

3)通过可编程参数寄存器引入的CPU控制接口，不但可以进一步优化控制机制，而且增加了实用系统中时钟频率选择的灵活性；

4)解决或缓冲打印机并行接口的抗干扰与数据传输速率之间的矛盾，使得打印机并行接口的抗干扰能力和数据传输速率两方面的潜力都得到更加充分的发挥；

5)本实用新型适用于采用FPGA或者ASIC的产品设计工艺。

附图说明：

图1：典型的打印机并行接口抗干扰原理块图

图2a、2b：基于RC模拟滤波技术的抗干扰原理图(nStrobe信号线为例)

图3：ECP工作模式下高速并行口的部分信号线的时序图示例

图4：打印机并行口的数字化抗干扰模块的引入位置说明图

图5：数字化抗干扰模块的基本构成形式

图6：数据线干扰去除和数据速率自动调节的过程示意图

具体实施方式：

图4给出了打印机并行接口的数字化抗干扰模块的引入位置图。

参看图5，本实用新型的数字抗干扰模块包括参数寄存器B，输入比较器B，延迟计数器B，延迟比较器B和取样锁存器D，由可编程参数寄存器B根据经验数据，设定干扰信号的计数阈值X的值；输入比较器B通过比较取样锁存器D和数据线信号，实时监视数据信号线的各种跳变。当两组对应信号线的逻辑电平完全相同时，输入比较器B将输出无效的计数控制信号CountEna3，要求对延迟计数器B进行“复位清0”操作。当两组对应信号线的逻辑电平不同时，输入比较器B将输出正有效的计数控制信号CountEna3，允许延迟计数器B开始计数；当延迟计数器B的计数值等于或大于参数寄存器B的预设限值计数阈值X的值时，产生正有效的取样控制信号Sample3，要求取样锁存器D进行“取样更新”操作；取样锁存器D的更新数据直接来自数据线信号D[7..0]；取样锁存器D的输出就是去除了干扰信号的数据线输入信号DI[7..0]：正有效输出信号ReadyDy表示锁存器D的输出数据DI[7..0]已经稳定。

在本结构中由于只对数据线信号进行数字化抗干扰处理，所以需要向后继逻辑提供数据线可用的同步指示信号ReadyDy。

可编程参数寄存器B提供X限值设置。X限值可以是一个或几个固定的经验数据，也可以通过CPU接口实现动态最优设置，一般需要通过CPU自适应学习算法获取。

上述计数阀值X满足：

Xmin＝＜X＜Xmax，

Xmin＝Round(Tnoise/Tclock)，

Xmax＝Round(Tsignal/Tclock-2)，

其中，Xmax表示在最大数据传输速率期望值限定条件下，预值X的最大取值限制；Round表示对后面计算的结果进行取整运算；Tclock表示取样时钟的周期；Tsignal表示受抗干扰处理的信号线中可能出现的最短信号的等效脉冲宽度，也是数据传输速率期望值的等效参数；Tnoise表示设计假设的最大的干扰脉冲宽度。

在X的最大取值限定范围内，预值X取得越大，可有效提供防护的干扰范围也就越大，但留给IEEE1284模块的相关应答逻辑的延迟时间裕度也会越小。超过一定的范围，随着预值X的上升，在理论上数据传输速率也会有所下降，但两者之间几乎没有额外的过渡区域的损失，抗干扰能力和数据传输速率具有自动转换的能力。

图6波形示意图可用于说明数据线干扰消除的过程。仍以ECP工作模式为例，而且假设只有数据线受到干扰。图7中：nStrobe表示由主机并行口控制器驱动的原始选通信号线波形；/LpStrb表示选通信号线经过数字抗干扰模块处理后的对应信号波形；Busy由后继的IEEE1284模块产生，是打印机并行接口返回主机的应答信号；D[7..0]表示数据线输入信号，其中阴影部分表示受到序列脉冲干扰，这时数据线信号不稳定；DI[7..0]表示经过消除序列脉冲干扰处理之后的数据线信号。nStrobe_1^st字节传送期间，主机在t0时刻把数据送到数据线，在t1时刻令选通线nStrobe负有效，因为线路没有受到干扰，所以D[7..0]信号在延迟了Tnoise之后，准时地在t2时刻反映到ReadyDx＝1和DI[7..0]，导致/LpStrb和Busy信号能够按照设计节拍最快发出，使得主机能够在t5时刻及时结束该字节传送，因此具有较高的数据传输速率。nStrobe_2nd字节传送期间，主机在t6时刻把数据送到数据线，t7时刻令选通线nStrobe负有效，在主机侧虽然有t7-t6＝t1-t0，但因为受到干扰，所以D[7..0]信号在延迟了Tx＝Max(Tnoise，Tnoise_c)之后，在t9时刻才反映到ReadyDx＝1和DI[7..0]，导致主机把该传送周期顺延到t12时刻，使数据速率自动调慢。

实侧表明，在激光打印机控制器设计中采用本实用新型，在ECP工作模式下的数据传输速率可以高达1.2M Byte/S以上，比常规的500Kbyte/S有了很明显的提高。曾经在一个特殊用户主机干扰环境下与两台国外名牌激光打印机产品进行过一次有趣的对比性测试，结果是：国外名牌激光打印机分别采用压缩光栅图象驱动和PCL-5代码驱动，它们在文本和图象输出测试时都出现过严重的乱码现象；而采用本实用新型的测试样机在相同测试环境下几乎没有出现乱码现象。

Claims (3)

1、一种打印机并行接口抗干扰和数据传输速率协调控制系统，包括IEEE1284模块，打印机控制器模块，其特征在于打印机并行接口数据线输入回路中加入数字抗干扰模块，该数字抗干扰模块包括参数寄存器B，输入比较器B，延迟计数器B，延迟比较器B和取样锁存器D，其中输入比较器B接入两条数据线信号，参数寄存器B接CPU接口，延迟计数器B接入输入比较器B的输出信号，延迟比较器B接入参数寄存器B和延迟计数器B的输出，取样锁存器D接入数据线和延迟比较器B的输出，IEEE1284模块接取样锁存器D。

2、如权利要求1所述的打印机并行接口抗干扰和数据传输速率协调控制系统，其特征在于IEEE1284模块还接输入比较器B的输出。

3、如权利要求1或2所述的打印机并行接口抗干扰和数据传输速率协调控制系统，其特征在于数据线信号输入通过RC低通滤波网络和双向总线收发器隔离。

Images