CN2665948Y - π型带通滤波器 - Google Patents

Abstract

本实用新型提供了一种π型带通滤波器，其特征在于，该滤波器具有一信号输入端及一信号输出端，该滤波器至少包含：一第一共振电容，该第一共振电容连接在该信号输入端及一接地点之间；一第一串联电感，该第一串联电感连接在该信号输入端及第一接点之间；一第一并联电感，该第一并联电感连接在该第一接点与该接地点之间；一补偿电感，该补偿电感连接在该第一接点与一第二接点之间；一第二并联电感，该第二并联电感连接在该第二接点及该接地点之间；一第二串联电感，该第二串联电感连接在该第二接点及该信号输出端之间，通过π型电感调整耦合系数可得到最佳且高选择度的带通滤波器。

Description

π型带通滤波器

技术领域

本实用新型涉及一种采用新设计方式的带通滤波器，其特征在于使得滤波器的耦合系数可以通过设计π型滤波器电路内的串联电感与两对地并联电感的大小比值来决定，进而得到更小的耦合系数，增加电路的选择度。

背景技术

一般耦合系数K_m在电路上所代表的意义，决定在频域上对信号的选择度。电路设计所得的耦合系数越小，则所设计出的电路越具有高的选择度。

所以当再设计带通电感耦合调谐带通滤波器时，由于耦合的现象是靠相邻的并联电感进行耦合，且为得到较小的耦合系数，必须有足够大的空间，因此当滤波器被要求小型化时，会使得滤波器通过电路间介质耦合入噪声的机率增加，所以欲制作高的选择度(窄频)带通滤波器时，于设计上并不容易；且其设计上还会因为传统滤波器的耦合系数仅可由并联电感之间耦合电感值所决定，所以在将滤波器的体积设计较小时，因电路间太过靠近，会使得并联电感之间耦合电感值增加。

图1为传统对称式带通滤波器架构图。如图1所示，此滤波器的左侧是由共振电容11和共振电感12形成一共振器，而右侧是由共振电容14及共振电感13形成另一共振器，并由左右两边的共振电感12、13互感形成耦合现象，其中耦合电感为L_m。此滤波器的输入信号由信号输入端10输入，而输出信号由信号输出端15输出，且其中共振电容11、14的电容值相同，共振电感12、13的电感值相同。

然而，于图1中的两共振电感12、13的耦合，是由透过介质的方式来进行，所以其设计值在实际应用上必须有足够的距离方能产生较小的耦合系数，然而两共振电感的距离变长时，其通过介质所耦合的噪声也随之增加，此对于所设计的滤波器特性将会有很大的影响。

图2为传统对称式带通滤波器的等效电路架构图。如图2所示，输入信号由信号输入端10输入，此滤波器的两串联电感22、24为串接，并于串接点处增加一并联电感23至接地点17，而于信号输入端10与接地点17间有一共振电容21，信号输出端15与接地点17则有一共振电容25。此滤波器的共振电容21、25的电容值相同，而串联电感22、24的电感值相同，并且输入信号由信号输入端10输入，而输出信号则由信号输出端15输出。

于图2的架构中，此滤波器的耦合系数K_m为并联电感23的电感值/(串联电感22的电感值+并联电感23的电感值)。所以，在实际操作时，欲得到较小的耦合系数K_m时，串联电感22的电感值必须足够大或并联电感23的电感值于实际操作必须可以做到非常小才行。但在一般的设计上，两串联电感22、24太大时会产生太多的寄生的串联电阻，进而降低了选择的频率内的信号强度；而采用较小并联电感的设计上，会遇到的问题是，两串联电感22、24的串接点到接地点问的电感值，是由该并联电感23以及并联电感23到地间的寄生电感所共同决定，然而寄生电感值已相当地大，所以并联电感23的值必须设计得更小，以求得较小的耦合系数。而且在将滤波器实体缩小化的情况下，由于电路间的距离变近，原本应该独立的组件，彼此间的耦合反而变强，所以在此架构下要把并联电感做小以求得较小的耦合系数有其实行上的困难。

因此，电感耦合调谐带通滤波器的架构上有调整的必要，因此，我们提出了π型带通滤波器以符合小型化设计上的要求。

实用新型内容

本实用新型的主要目的在于提供一种改良的π型带通滤波器，使得带通滤波器小型化设计的要求可被满足。

基于上述目的，本新型提供了一种改良的π型带通滤波器。此滤波器至少包含有第一共振电容、第一串联电感、第一并联电感、补偿电感、第二并联电感所形成的一π型电感、第二串联电感以及第二共振电容。

其中，L_m’为该第一并联电感的电感值除以该第一串联电感的电感值，而L_m1’为该第二串联电感的电感值除以该第一串联电感的电感值再除以2，而L_m’//L_m1’为L_m’并联L_m1’的电感值。

本实用新型的技术方案是这样实现的：

一种π型带通滤波器，其特征在于，该滤波器具有一信号输入端及一信号输出端，该滤波器至少包含：

一第一共振电容，该第一共振电容连接在该信号输入端及一接地点之间；

一第一串联电感，该第一串联电感连接在该信号输入端及第一接点之间；

一第一并联电感，该第一并联电感连接在该第一接点与该接地点之间；

一补偿电感，该补偿电感连接在该第一接点与一第二接点之间；

一第二并联电感，该第二并联电感连接在该第二接点及该接地点之间；

一第二串联电感，该第二串联电感连接在该第二接点及该信号输出端之间。

其中该第一共振电容与该第二共振电容的电容值大小相同。

其中该第一串联电感与该第二串联电感的电感值大小相同。

其中第一并联电感及第二并联电感的电感值大小相同。

所以本新型所揭露的改良的带通滤波器，是通过一π型电感设计，使得滤波器的耦合系数与第一串联电感、第一并联电感及第二串联电感有关，只要经由适当地设计π型电感的比例值，就可以使滤波器的耦合系数降低，以提高带通滤波器的选择度，而不是单纯只受到并联电感的影响。

附图说明

图1为传统的π型带通滤波器的架构图

图2为传统的π型带通滤波器改良的架构图

图3为本实用新型的π型带通滤波器的架构图

图4为本实用新型的π型带通滤波器的正规化耦合电感L_m’、正规化补偿电感L_m1’、耦合系数K_m的关系图

其中，附图标记说明如下：

10信号输入端                   11共振电容

12共振电感                     13共振电感

14共振电容                     15信号输出端

16耦合电感                     17接地点

21共振电容                     22串联电感

23并联电感                     24串联电感

25共振电容                     31共振电容

32串联电感                     33并联电感

34第一接点                     35串联电感

36第二接点                     37并联电感

38串联电感                     39共振电容

具体实施方式

本新型的带通滤波器架构图如图3所示，输入信号由一信号输入端10输入，于信号输入端10与一接地点17之间有一共振电容31，并于该信号输入端10以及一第一接点34之间有一串联电感32；于该第一接点34与该接地点17间有一耦合电感33；于该第一接点34与一第二接点36间有一串联电感35；于该第二接点36与该接地点17之间有一并联电感37；于该第二接点36与一信号输出端15间有一串联电感38；于该信号输出端15与该接地点17有一共振电容39，输出信号由信号输出端15输出，且共振电容31、39的电容值相同；串联电感的电感值32、38电感值相同；并联电感33、37相同。

所以当一输入信号由信号输入端10输入时，经由左方共振电容31与串联电感32、并联电感33及串联电感35所形成的共振器，可锁定欲选择的信号频率，然后通过两并联电感33、37与串联电感35的比例，即可将所选择的信号传递到右方共振电容39与串联电感38、并联电感37及串联电感35所形成的共振器，并通过信号输出端15将所滤出的信号输出。

此滤波器的耦合系数 $K_m=\frac{L_{m^{\′}}-(L_{m^{\′}}//L_{{m1}^{\′}})}{2+L_{m^{\′}}-(L_{m^{\′}}//L_{{m1}^{\′}})}$

其中正规化耦合电感L_m’为并联电感33的电感值除以串联电感32的电感值，正规化串联电感L_m1’为串联电感35的电感值除以串联电感32的电感值再除以2，L_m’//L_m1’为L_m’并联L_m1’的等效电感值。当无串联电感35存在时，耦合系数K_m的可调参数只有并联电感33、37，此时耦合系数K_m较大；而当有串联电感35存在时，通过适当地设计串联电感35和并联电感33、37的电感值，可以得到较小的耦合系数K_m，因而使得电路对信号选择能力增加。所以，当设计电路通过本实用新型的π型带通滤波器结构中在相同的接地电感，可得到较小的耦合系数。

图4为本实用新型带通滤波器的正规化耦合电感L_m’、正规化第二串联电感L_m1’、耦合系数K_m关系图。由图4可以进一步观察出来，于相同的耦合系数K_m下，正规化并联电感L_m’的电感值将随着正规化第二串联电感L_m1’的电感值而增加。因此，当选择适当的正规化并联电感L_m’的电感值时，便可以容易地实际操作滤波器，并且在此种情况下耦合系数K_m可仅依据如图3所示的滤波器的电感比值而决定。

所以本实用新型设计了一串联电感35，即使所设计出的滤波器的并联电感33、37的结构上的接地电感值很大，只要经由适当地设计串联电感35与并联电感33、37的电感值，就可以使滤波器的耦合系数降低。

基于以上所述，本实用新型所揭露的π型改良带通滤波器使得滤波器的耦合系数不再单单由并联电感的电感值所决定，而可以由该串联电感与并联电感间的电感值比值来决定，而不再只单单受限于并联电感的电感值所决定，因此在实施小型化的设计及制造上，通过本实用新型的π型带通滤波器结构中相同的接地电感，可得到较小的耦合系数。

另外设计较小的耦合系数，只需适当地设计串联电感的电感值，即可达到所要求的耦合系数，故可提供设计者较大的设计弹性空间。

以上所述仅为本实用新型的最佳具体实施例，然而本实用新型的构造特征并不局限于此，本领域技术人员在本实用新型领域内，可轻易作出的变化或修饰，皆可涵盖在以下本案的专利保护范围之内。

Claims (4)

1.一种π型带通滤波器，其特征在于，该滤波器具有一信号输入端及一信号输出端，该滤波器至少包含：

一第一共振电容，该第一共振电容连接在该信号输入端及一接地点之间；

一第一串联电感，该第一串联电感连接在该信号输入端及第一接点之间；

一第一并联电感，该第一并联电感连接在该第一接点与该接地点之间；

一补偿电感，该补偿电感连接在该第一接点与一第二接点之间；

一第二并联电感，该第二并联电感连接在该第二接点及该接地点之间；

一第二串联电感，该第二串联电感连接在该第二接点及该信号输出端之间。

2.如权利要求1所述的π型带通滤波器，其特征在于，其中该第一共振电容与该第二共振电容的电容值大小相同。

3.如权利要求1所述的π型带通滤波器，其特征在于，其中该第一串联电感与该第二串联电感的电感值大小相同。

4.如权利要求1所述的π型带通滤波器，其特征在于，其中第一并联电感及第二并联电感的电感值大小相同。

Images