CN2577520Y - 电视机的单片机数据线的多重复用电路 - Google Patents
电视机的单片机数据线的多重复用电路 Download PDFInfo
- Publication number
- CN2577520Y CN2577520Y CN02270189U CN02270189U CN2577520Y CN 2577520 Y CN2577520 Y CN 2577520Y CN 02270189 U CN02270189 U CN 02270189U CN 02270189 U CN02270189 U CN 02270189U CN 2577520 Y CN2577520 Y CN 2577520Y
- Authority
- CN
- China
- Prior art keywords
- chip
- single chip
- circuit
- utility
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
Abstract
一种电视机的单片机数据线的多重复用电路,属于电视机技术。它由将画面缩放芯片和CPU整合在一起的单片机、输入端与单片机的D0~D7脚连接的8位D类触发器、输出端与单片机的D0~D7脚连接的8位缓存器、与单片机的D0~D15脚连接的闪存芯片以及输出端与8位D类触发器的CLR脚连接的复位集成电路构成。上述单片机由PW112型组成,8位D类触发器由SN74LV273型组成,8位缓存器由SN74LVC541A型组成,闪存芯片由AM29LV800B型组成,复位集成电路由DS1813型组成。它既可解决单片机I/O接口不足的问题,又简单可靠、成本低。可广泛应用于电视机及其它工业控制领域中。
Description
技术领域
本实用新型属于电视机技术领域,更明确地说涉及电视机的单片机数据线的多重复用电路。
背景技术
已有的液晶电视机,对电视信号进行数字解码、隔行转逐行、画面缩放等多重处理时,通常均由单独的专用芯片来完成。因此,内部电路较复杂,成本也高。为了简化外围电路、降低成本,目前许多芯片生产厂家已将画面缩放芯片(SCALER)与CPU整合为一片芯片。但是,这种整合导致CPU可用的I/O接口大为减少,而液晶电视机内部本身需要很多I/O接口才能进行控制。因此,随之就产生了单片机的I/O接口不足的问题。
本实用新型的目的,就在于克服上述缺点,提供一种既可解决单片机I/O接口不足的问题,又简单可靠,成本也低的电视机的单片机数据线的多重复用电路。
发明内容
为了达到上述目的,本实用新型单片机数据线的多重复用电路是这样实现的:采用了一片8位D类触发器SN74LV273、一片8位缓存器SN74LVC541A、一片SCALER和CPU的整和芯片PW112、一片闪存芯片(flash memory)AM29LV800B、一片复位集成电路DS1813。其中SN74LV273作为输出I/O扩展,其输入端通过8路数据线与PW112相连,输出端可输出8路控制信号;SN74LVC541A作为输入I/O扩展,其输入端可输入8路信号,输出端通过8路数据线将信号送往PW112进行处理。AM29LV800B存储整机运行时所需要的程序,其与PW112之间的数据传输通过16位数据线来完成,其数据线的前8位与SN74LV273及SN74LVC541A复用。DS1813为复位集成电路、用于开机时对74LV273进行复位操作。整机工作时,由PW112发出片选信号,根据需要选通其中一片使用数据线的前8位,本电路设计简单可靠。
系统开始工作时,芯片PW112先通过16位数据线将闪存中的程序读到PW112中的RAM中运行,数据线的前8位同时与SN74LV273的8位输入和SN74LVC541A的8位输出并联,在PW112的控制下进行数据线的复用。
本实用新型的任务就是这样完成的。
本实用新型电路简单可靠,以非常低的成本解决了CPU的I/O端口少的问题。它可广泛应用于电视机及其它工业控制领域中。
附图说明
图1为本实用新型的电路原理图。
图1所示,本实用新型的电路由将画面缩放芯片和CPU整合在一起的单片机N001D、输入端与单片机N001D的D0~D7脚连接的8位D类触发器N004、输出端与单片机N001D的D0~D7脚连接的8位缓存器N003、与单片机N001D的D0~D15脚连接的闪存芯片N002以及输出端与8位D类触发器N004的CLR脚连接的复位集成电路N005构成。上述单片机N001D由PW112型组成,8位D类触发器N004由SN74LV273型组成,8位缓存器N003由SN74LVC541A型组成,闪存芯片N002由AM29LV800B型组成,复位集成电路N005由DS1813型组成。
具体实施方式
实施例1。一种电视机的单片机数据线的多重复用电路,如图1所示。为简化,以下用#代替“脚”。
它由将画面缩放芯片和CPU整合在一起的单片机N001D、输入端与单片机N001D的D0~D7脚连接的8位D类触发器N004、输出端与单片机N001D的D0~D7脚连接的8位缓存器N003、与单片机N001D的D0~D15脚连接的闪存芯片N002以及输出端与8位D类触发器N004的CLR脚连接的复位集成电路N005构成。
N001D(PW112)的#185、#186、#165~#180为CPU的16位数据线,与N002(AM29LV800BT)的#29~#45相连,其前8位(#186、#185、#173~#180)同时还与N003的#11~#18以及N004的#2、#5、#6、#9、#12、#15、#16、#19相连。N001D的#207~#202、#199~#187为19位地址线,与N002的#25~#18、#8~#1、#48、#17、#16相连。
N002的#28、#11分别为低电平有效的读、写控制脚,其分别与N001D的#3、#4相连,在N001D的控制下进行数据读、写的操作。
N003(74LVC541A)的#19、#1分别与N001D的#2、#6相连,N003的#1、#19为选通控制脚,当这两脚都被置为低电平时,N003就会被选通。整机工作时每隔40ms就向N003发出一次选通信号来使N003选通,检测是否有外部输入信号。
N004的#11与N001D的#5相连,N004为一个8位D触发器,#11为其时钟信号输入脚。当需要通过8位数据线向外输出控制信号时,N001D发出一个时钟脉冲到N004的#11,在时钟脉冲的上升沿,N004的8位输出状态进行更新。N004的#1与复位集成电路N005(DS1813)的#1相连。当开机时,N005给出一个低电平信号到N004的#1,将N004的各输出脚的状态清零,正常工作时,N004的#1为高电平。
综上所述,在CPU的控制下,通过在不同的时间段内将数据线的前8位分配给I/O扩展芯片和闪存使用,成功的进行了数据线的多重复用,这在今后其他方面的工业应用中也具有较大的意义。
Claims (2)
1.一种电视机的单片机数据线的多重复用电路,其特征在于它由将画面缩放芯片和CPU整合在一起的单片机、其输入端通过8路数据线与单片机的D0~D7脚I/O接口连接的8位D类触发器、其输出端通过8路数据线与单片机的D0~D7脚I/O接口连接的8位缓存器、通过16位数据线与单片机的D0~D15脚I/O接口连接的闪存芯片以及其输出端与8位D类触发器的CLR脚连接的复位集成电路所构成。
2.按照权利要求1所述的电视机的单片机数据线的多重复用电路,其特征在于所说的单片机由PW112型组成,8位D类触发器由SN74LV273型组成,8位缓存器由SN74LVC541A型组成,闪存芯片由AM29LV800B型组成,复位集成电路由DS1813型组成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN02270189U CN2577520Y (zh) | 2002-10-17 | 2002-10-17 | 电视机的单片机数据线的多重复用电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN02270189U CN2577520Y (zh) | 2002-10-17 | 2002-10-17 | 电视机的单片机数据线的多重复用电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN2577520Y true CN2577520Y (zh) | 2003-10-01 |
Family
ID=33735295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN02270189U Expired - Fee Related CN2577520Y (zh) | 2002-10-17 | 2002-10-17 | 电视机的单片机数据线的多重复用电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN2577520Y (zh) |
-
2002
- 2002-10-17 CN CN02270189U patent/CN2577520Y/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100361523C (zh) | 一种数字相机实时采集系统 | |
CN103377081A (zh) | 嵌入式数控系统双核芯片和外设间中断机制的实现方法 | |
CN109857622A (zh) | 一种用于PCIe NVME的指示灯控制系统及方法 | |
CN1909032A (zh) | 一种led显示屏控制系统 | |
CN101313290B (zh) | 对仅m×n位外围设备执行n位写入访问的系统和方法 | |
CN102012877B (zh) | 利用cpld扩展嵌入式处理器的gpio的嵌入式程控交换机 | |
CN2577520Y (zh) | 电视机的单片机数据线的多重复用电路 | |
CN201436812U (zh) | 一种视频矩阵切换器 | |
CN201859658U (zh) | 嵌入式sdram存储模块 | |
CN102043750B (zh) | 一种微处理器总线结构及微处理器 | |
CN115543246A (zh) | 一种bmc和服务器 | |
CN205427884U (zh) | 一种智能卡阵列装置 | |
CN104965468B (zh) | 一种适用于cpci多功能采集控制装置的通用接口模块 | |
CN201936293U (zh) | 基于单片机及u盘的数控程序传输装置 | |
CN100357909C (zh) | 一种仿真器芯片 | |
CN2570853Y (zh) | 内置通用串行总线闪频存储器的电脑主板 | |
CN111651382A (zh) | 基于局部总线的数据采集系统的并行化存储实现方法 | |
CN2657097Y (zh) | 一种中央处理单元电路控制系统 | |
CN1300670C (zh) | 多重cpu的存储卡共享装置 | |
CN100385428C (zh) | Ic卡控制器以及ic卡控制方法 | |
CN218037986U (zh) | 数据通道切换设备 | |
CN219245960U (zh) | 一种基于智能芯片的工控核心板 | |
CN1354421A (zh) | Pc采集卡的硬件简易设计方法 | |
CN103226537A (zh) | 一种实现手机硬件接口的可编程逻辑器件 | |
CN2489384Y (zh) | 带有读卡器的电脑键盘 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |