CN111651382A - 基于局部总线的数据采集系统的并行化存储实现方法 - Google Patents
基于局部总线的数据采集系统的并行化存储实现方法 Download PDFInfo
- Publication number
- CN111651382A CN111651382A CN202010483086.3A CN202010483086A CN111651382A CN 111651382 A CN111651382 A CN 111651382A CN 202010483086 A CN202010483086 A CN 202010483086A CN 111651382 A CN111651382 A CN 111651382A
- Authority
- CN
- China
- Prior art keywords
- fpga
- data
- processor
- memory
- local bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000015654 memory Effects 0.000 claims abstract description 142
- 238000012545 processing Methods 0.000 claims description 12
- 238000011161 development Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 6
- 238000011084 recovery Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 13
- 230000018109 developmental process Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000008358 core component Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 108010015780 Viral Core Proteins Proteins 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011532 electronic conductor Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了基于局部总线的数据采集系统的并行化存储实现方法，包括处理器、FPGA、外部存储器，所述处理器通过引出局部总线与所述FPGA直接相连，所述外部存储器通过总线与所述FPGA直接相连，FPGA对局部总线的控制数据流的截获和并行转发，并行存储文件系统包括主存储器、影子存储器、文件管理、垃圾回收、坏块管理、写入均衡。本发明无需构建新型文件系统，采用主存储器和影子存储器结构，只需对原有文件系统和设备底层驱动做微小改动，适用范围广，可移植性强。
Description
技术领域
本发明涉及嵌入式系统工程技术领域，具体涉及一种基于局部总线的数据采集系统的并行化存储实现方法。
背景技术
近年来机器学习技术和无线通信技术的高速发展和广阔应用掀起了智能终端、万物互联的热潮，数据随之成为了人工智能时代的重中之重。嵌入式数据采集系统因为其高性能、低功耗、低成本而备受青睐。为了能充分利用处理器强大的计算性能和稳定的通信接口的同时又能灵活的定义数据通路、实现可扩展接口，由FPGA和处理器组成的异构系统成为了热门的解决方案。
目前主流的嵌入式数据采集系统存储管理的解决方案有两种，分别是外部存储器直接由处理器控制和外部存储器直接由FPGA控制。
(1)外部存储器直接由处理器控制
这种解决方案通过使用处理器提供的存储器控制接口，由操作系统(文件系统)通过调用底层驱动程序写入对应接口的控制字，实现对外部存储器的管理和访问操作。此方案不需要对操作系统的内核和文件系统进行修改，不需要自己生成存储器控制时序，降低了开发的难度。然而处理器在运行时不能充分利用数据采集系统的灵活可配置接口以及数据流的并行性，降低了系统的访存速度，加大了处理器的运行负载。
(2)外部存储器直接由FPGA控制
这种解决方案通过在FPGA内构建一个存储器控制器，由FPGA直接对外部存储器进行访问。此方案利用了FPGA接口的灵活性，实现对存储器的定制化控制和访问。然而FPGA中构建存储器控制器难度很大，除了实现最基本的读、写、擦除等控制操作，还要考虑如何与处理器进行信息交互，更重要的是一定要验证设计是否稳定，通常需要有经验的工程师对FPGA工程进行后仿真，并添加复制的时序约束才能部署在实际应用场景中。此方案在嵌入式系统开发中极大的增加了技术难度和开发周期，这也是此方案未得到主流应用的原因。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种基于局部总线的数据采集系统的并行化存储实现方法。
根据本申请实施例提供的技术方案，基于局部总线的数据采集系统的并行化存储实现方法，包括处理器、FPGA、外部存储器，所述处理器通过引出局部总线与所述FPGA直接相连，所述外部存储器通过总线与所述FPGA直接相连，FPGA对局部总线的控制数据流的截获和并行转发，并行存储文件系统包括主存储器、影子存储器、文件管理、垃圾回收、坏块管理、写入均衡。
本发明中，所述处理器为CPU中央处理器，所述处理器将文件系统的数据区、标签区分别通过GPCM、FCM传输到FPGA；FPGA通过捕获FCM对Flash的控制时序，将异步FIFO中缓存的数据插入到对应控制流中从而实现并行化Flash写操作；在FPGA收到FCM读命令后，通过外部存储器对所有Flash并行转发，再将Flash的返回数据截取，拼接后存入FPGA的异步FIFO；由处理器读取异步FIFO中存入的完整数据，从而完成对Flash的并行读操作。
本发明中，所述处理器为精简指令集构架的中央处理器PowerPC，由FPGA通过捕获FCM对Flash的控制时序，将SOC开发中FPGA本身缓存的大量数据插入到对应控制流实现对Flash的并行写入；在FPGA收到FCM读命令后，通过外部存储器对所有Flash并行转发，再将Flash的返回数据截取、拼接后存入FPGA的异步FIFO；由PowerPC读取异步FIFO中存入的完整数据，从而完成对Flash的并行读操作。
本发明中，FPGA捕获FCM，可通过直接捕获，也捕获所述处理器传输的FCM。
本发明中，FPGA通过将数据流信号寄存两级的方式对局部总线进行监听，按照局部总线通信时序规范判断划分出数据流的数据区和标签区；FPGA再分别将待存储缓存区的数据注入数据流的数据区，同时对相连的多块外部存储器进行并行转发，完成数据流的快速写入。
本发明中，所述外部存储器的数量为若干个，若干个所述外部存储器包括主存储器和影子存储器，只有一块存储器作为主存储器，其他存储器均作为影子存储器，操作系统中的设备参数除页容量均应与主存储器参数相同；影子存储器只作为数据的载体，由FPGA直接控制、统一管理；文件系统的所有扫描操作仅针对主存储器。
本发明中，所述文件管理、垃圾回收、坏块管理、写入均衡的实现方式如下，处理器文件系统在进行文件管理、垃圾回收、写入均衡时仅需要按照原有的控制单个外部存储器的规则对主存储器进行扫描和执行相关指令。处理器在进行坏块管理时，需要借助GPIO与FPGA进行通信，由FPGA对所有存储器进行监听，当任何一块存储器发生硬件错误时由FPGA告知处理器，再由处理器将对应位置标记成坏块，同时执行一系列指令，最后由FPGA并行转发处理器发出的控制数据流从而将坏块信息写入主存储器的BBT、将主存储器和影子存储器坏块中的数据搬移到安全位置。
综上所述，本申请的有益效果：本发明在不超出局部总线上限带宽(处理器与异步FIFO通信的带宽)的范围内，处理器读写外部存储器的速度与外部存储器块数成正比；在FPGA作为数据源的模式下，处理器写入外部存储器的速度与外部存储器块数成正比，且不受局部总线带宽限制；无需在FPGA内部构建存储器控制器，缩短开发时间，实现简单、可靠、灵活的数据通路模式，既可以实现处理器作为数据源对存储器的控制模式，也可以实现FPGA作为数据源对存储器的控制模式；无需构建新型文件系统，采用主存储器和影子存储器结构，只需对原有文件系统和设备底层驱动做微小改动，适用范围广，可移植性强。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本发明CPU处理器作为数据源时的结构流程图；
图2为本发明FPGA作为数据源时的结构流程图；
图3为主存储器和影子存储器并行转发数据流的步骤流程图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
如图1、图2和图3所示，基于局部总线的数据采集系统的并行化存储实现方法，包括处理器、FPGA、外部存储器，所述处理器通过引出局部总线与所述FPGA直接相连，所述外部存储器通过总线与所述FPGA直接相连，FPGA对局部总线的控制数据流的截获和并行转发，并行存储文件系统包括主存储器、影子存储器、文件管理、垃圾回收、坏块管理(部分文件系统支持)、写入均衡(部分文件系统支持)。FPGA通过将数据流信号寄存两级的方式对局部总线进行监听，按照局部总线通信时序规范判断划分出数据流的数据区和标签区(只包含文件系统信息)；FPGA再分别将待存储缓存区的数据注入数据流的数据区，同时对相连的多块外部存储器进行并行转发，完成数据流的快速写入。
如图1所示，所述处理器为CPU中央处理器，所述处理器将文件系统的数据区、标签区分别通过GPCM、FCM传输到FPGA；FPGA通过捕获FCM对Flash的控制时序，将异步FIFO中缓存的数据插入到对应控制流中从而实现并行化Flash写操作；在FPGA收到FCM读命令后，通过外部存储器对所有Flash并行转发，再将Flash的返回数据截取，拼接后存入FPGA的异步FIFO；由处理器读取异步FIFO中存入的完整数据，从而完成对Flash的并行读操作。
如图2所示，所述处理器为精简指令集构架的中央处理器PowerPC，由FPGA通过捕获FCM对Flash的控制时序，将SOC开发中FPGA本身缓存的大量数据插入到对应控制流实现对Flash的并行写入；在FPGA收到FCM读命令后，通过外部存储器对所有Flash并行转发，再将Flash的返回数据截取、拼接后存入FPGA的异步FIFO；由PowerPC读取异步FIFO中存入的完整数据，从而完成对Flash的并行读操作。FPGA捕获FCM，可通过直接捕获，也捕获所述处理器传输的FCM。
如图3所示，所述外部存储器的数量为若干个，若干个所述外部存储器包括主存储器和影子存储器，只有一块存储器作为主存储器，其他存储器均作为影子存储器，操作系统(文件系统)中的设备参数除页容量均应与主存储器参数相同；影子存储器只作为数据的载体，由FPGA直接控制、统一管理；文件系统的所有扫描操作仅针对主存储器；由于外部存储器写入的位置(页号)由数据流的控制字决定，而FPGA只改变了控制数据流的数据区，因此并行写入时各存储器虽然存储的数据内容不同，但是写入的位置相同，可以把影子存储器看做是主存储器的页容量扩展。处理器文件系统在进行文件管理、垃圾回收、写入均衡时仅需要按照原有的控制单个外部存储器的规则对主存储器进行扫描和执行相关指令。处理器在进行坏块管理时，需要借助GPIO与FPGA进行通信，由FPGA对所有存储器进行监听，当任何一块存储器发生硬件错误时由FPGA告知处理器，再由处理器将对应位置标记成坏块，同时执行一系列指令，最后由FPGA并行转发处理器发出的控制数据流从而将坏块信息写入主存储器的BBT(坏块管理报表)、将主存储器和影子存储器坏块中的数据搬移到安全位置。
实施例1：
如图1所示，
图1中处理器作为数据源，实现了处理器对外部储存器的并行化管理和访问。处理器对存储器写过程如图中流程①、②所示。
流程①可以为两步：处理器(MPC8308)利用GPCM(General-PurposeChip-SelectMachine)通过局部总线将要发送的数据存入FPGA的异步FIFO；处理器上的操作系统(文件系统)利用FCM(FlashControlMachine)通过局部总线发送到FPGA的时序捕捉单元，由于在流程②中所有的数据流将被替换，因此文件系统在发送时可以不更新FCM中8k的RAM缓冲区，节省了文件系统运行时数据搬移的时间。
流程②先将待发送数据从与处理器交互的异步FIFO中取出数据存入每个存储器对应的异步FIFO，再利用FPGA根据外部存储器(K9HBG08U1M)的数据手册通过对总线上的数据流寄存两级的方式进行监听，分析出数据流对应的模式和数据流中数据区和标签区的位置，从而用FPGA缓存区中的数据替换掉数据流中的数据区，实现数据的并行转发。
流程③、④是处理器对存储器的读过程，流程③可以分为两个阶段：FPGA通过分析处理器发出的数据流得知处理器对存储器发出了读指令，并将读指令数据流直接并行转发给每个存储器，随后FPGA根据内部状态机进入FPGA读状态，对下一周期存储器发出的数据流进行分析并从中截取出数据区存入每个存储器对应的异步FIFO；每个存储器对应的异步FIFO按照标记的先后顺序进行数据拼接，存入与处理器交互的异步FIFO。
流程④由处理器通过GPCM从FPGA的异步FIFO中取出数据，完成处理器对存储器的读过程，由于流程③的转换相当于把外部存储器块设备变成了线性存储器设备，流程④的整个过程不需要消耗处理器计算资源，整个过程可以由DMA完成。
实施例2：
如图2所示，
图2中FPGA作为数据源，实现了FPGA中采样数据流不经过处理器而直接并行存储到外部存储器，并支持处理器操作系统(文件系统)对存储文件的并行管理和读取。
流程①分为两步：处理器要为FPGA写入存储器提供时序，采用文件系统通过FCM对总线发出不更新数据区的写入控制数据流；FPGA捕获到此数据流并将数据并行替换注入转发到每个存储器中，方法和过程与上述图1中的相同，且不详述。
流程②、③为处理器对存储器的读过程，方法与上述图1中的相同。
由于图1和图2为本发明针对处理器数据源和FPGA数据源分别提出的模式，而常见的多通道数据采集系统两种模式兼具，可以混合图1、图2所述的两种模式形成处理器、FPGA双数据源的混合模式。
为保证存储数据的正确性，FPGA监听收集存储器的自校验信息并通过GPIO发送给处理器，从而有效的支持了文件系统错误重传、坏块管理等功能。
处理器的文件系统(本实例中使用YAFFS)通过扫描主存储器，从而实现文件管理、垃圾回收、坏块管理、写入均衡，将影子存储器只视为主存储器的页容量扩展。YAFFS是第一个在GPL协议下发布的、基于日志的、专门为NANDFlash存储器设计的、适用于大容量的存储设备的嵌入式文件系统。
中央处理器(CPU，centralprocessingunit)作为计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元。CPU自产生以来，在逻辑结构、运行效率以及功能外延上取得了巨大发展。中央处理器(CPU)，是电子计算机的主要设备之一，电脑中的核心配件。其功能主要是解释计算机指令以及处理计算机软件中的数据。CPU是计算机中负责读取指令，对指令译码并执行指令的核心部件。中央处理器主要包括两个部分，即控制器、运算器，其中还包括高速缓冲存储器及实现它们之间联系的数据、控制的总线。电子计算机三大核心部件就是CPU、内部存储器、输入/输出设备。中央处理器的功效主要为处理指令、执行操作、控制时间、处理数据。在计算机体系结构中，CPU是对计算机的所有硬件资源(如存储器、输入输出单元)进行控制调配、执行通用运算的核心硬件单元。CPU是计算机的运算和控制核心。计算机系统中所有软件层的操作，最终都将通过指令集映射为CPU的操作。
PowerPC(英语：PerformanceOptimizationWithEnhancedRISC–PerformanceComputing，有时简称PPC)是一种精简指令集(RISC)架构的中央处理器(CPU)，其基本的设计源自IBM的POWER(PerformanceOptimizedWithEnhancedRISC；《IBMConnect电子报》2007年8月号译为“增强RISC性能优化”)架构。POWER是1991年，Apple、IBM、Motorola组成的AIM联盟所发展出的微处理器架构。PowerPC是整个AIM联盟平台的一部分，并且是到目前为止唯一的一部分。
FPGA(FieldProgrammableGateArray)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
GPCM、UPM和FCM为三种接口，这三种接口都挂接在低速本地局部总线上，访问外设的状态机设置内局部总线功能模块内，他们可连接多种外设，如NORFLash,SDRAM,NVRAM,FRAM,NANDFALSH,或自定义编程的CPLD、FPGA设备。GPCM是通用接口控制模式，用于连接NorFlash等接口，FCM可以用来连接NAND。
FIFO，从硬件的观点来看，就是一块数据内存。它有两个端口，一个用来写数据，就是将数据存入FIFO；另一个用来读数据，也就是将数据从FIFO当中取出。与FIFO操作相关的有两个指针，写指针指向要写的内存部分，读指针指向要读的内存部分。FIFO控制器通过外部的读写信号控制这两个指针移动，并由此产生FIFO空信号或满信号。
flash是存储芯片的一种，通过特定的程序可以修改里面的数据。FLASH在电子以及半导体领域内往往表示FlashMemory的意思，即平时所说的“闪存”，全名叫FlashEEPROMMemory。
Flash存储器又称闪存，它结合了ROM和RAM的长处，不仅具备电子可擦除可编程(EEPROM)的性能，还可以快速读取数据(NVRAM的优势)，使数据不会因为断电而丢失。U盘和MP3里用的就是这种存储器。在过去的20年里，嵌入式系统一直使用ROM(EPROM)作为它们的存储设备，然而近年来Flash全面代替了ROM(EPROM)在嵌入式系统中的地位，用作存储Bootloader以及操作系统或者程序代码，或者直接当硬盘使用(U盘)
bit也称比特,是计算机中信息的最小单位,表示1个二进制数位。
LocalBus一般指PCI板上CPU/DSP的总线，没有协议标准知，但一定注意板上CPU/DSP读写时序道与PCI接口芯内片(如你用的PLX9054)读写时序匹配，如果不能直接匹配连接，中间就需要容CPLD/FPGA做接口转换。
操作系统(OperatingSystem，简称OS)是管理计算机硬件与软件资源的计算机程序。操作系统需要处理如管理与配置内存、决定系统资源供需的优先次序、控制输入设备与输出设备、操作网络与管理文件系统等基本事务。操作系统也提供一个让用户与系统交互的操作界面。
Filesystem即文件系统，是操作系统用于明确存储设备(常见的是磁盘，也有基于NANDFlash的固态硬盘)或分区上的文件的方法和数据结构；即在存储设备上组织文件的方法。操作系统中负责管理和存储文件信息的软件机构称为文件管理系统，简称文件系统。文件系统由三部分组成：文件系统的接口，对对象操纵和管理的软件集合，对象及属性。从系统角度来看，文件系统是对文件存储设备的空间进行组织和分配，负责文件存储并对存入的文件进行保护和检索的系统。具体地说，它负责为用户建立文件，存入、读出、修改、转储文件，控制文件的存取，当用户不再使用时撤销文件等。
以上描述仅为本申请的较佳实施例以及对所运用技术原理等方案的说明。同时，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (7)
1.基于局部总线的数据采集系统的并行化存储实现方法，其特征是：包括处理器、FPGA、外部存储器，所述处理器通过引出局部总线与所述FPGA直接相连，所述外部存储器通过总线与所述FPGA直接相连，
FPGA对局部总线的控制数据流的截获和并行转发，并行存储文件系统包括主存储器、影子存储器、文件管理、垃圾回收、坏块管理、写入均衡。
2.根据权利要求1所述的基于局部总线的数据采集系统的并行化存储实现方法，其特征是：所述处理器为CPU中央处理器，所述处理器将文件系统的数据区、标签区分别通过GPCM、FCM传输到FPGA；FPGA通过捕获FCM对Flash的控制时序，将异步FIFO中缓存的数据插入到对应控制流中从而实现并行化Flash写操作；在FPGA收到FCM读命令后，通过外部存储器对所有Flash并行转发，再将Flash的返回数据截取，拼接后存入FPGA的异步FIFO；由处理器读取异步FIFO中存入的完整数据，从而完成对Flash的并行读操作。
3.根据权利要求1所述的基于局部总线的数据采集系统的并行化存储实现方法，其特征是：所述处理器为精简指令集构架的中央处理器PowerPC，由FPGA通过捕获FCM对Flash的控制时序，将SOC开发中FPGA本身缓存的大量数据插入到对应控制流实现对Flash的并行写入；在FPGA收到FCM读命令后，通过外部存储器对所有Flash并行转发，再将Flash的返回数据截取、拼接后存入FPGA的异步FIFO；由PowerPC读取异步FIFO中存入的完整数据，从而完成对Flash的并行读操作。
4.根据权利要求3所述的基于局部总线的数据采集系统的并行化存储实现方法，其特征是：FPGA捕获FCM，可通过直接捕获，也捕获所述处理器传输的FCM。
5.根据权利要求1所述的基于局部总线的数据采集系统的并行化存储实现方法，其特征是：FPGA通过将数据流信号寄存两级的方式对局部总线进行监听，按照局部总线通信时序规范判断划分出数据流的数据区和标签区；FPGA再分别将待存储缓存区的数据注入数据流的数据区，同时对相连的多块外部存储器进行并行转发，完成数据流的快速写入。
6.根据权利要求1所述的基于局部总线的数据采集系统的并行化存储实现方法，其特征是：所述外部存储器的数量为若干个，若干个所述外部存储器包括主存储器和影子存储器，只有一块存储器作为主存储器，其他存储器均作为影子存储器，操作系统中的设备参数除页容量均应与主存储器参数相同；影子存储器只作为数据的载体，由FPGA直接控制、统一管理；文件系统的所有扫描操作仅针对主存储器。
7.根据权利要求1所述的基于局部总线的数据采集系统的并行化存储实现方法，其特征是：所述文件管理、垃圾回收、坏块管理、写入均衡的实现方式如下，处理器文件系统在进行文件管理、垃圾回收、写入均衡时仅需要按照原有的控制单个外部存储器的规则对主存储器进行扫描和执行相关指令。处理器在进行坏块管理时，需要借助GPIO与FPGA进行通信，由FPGA对所有存储器进行监听，当任何一块存储器发生硬件错误时由FPGA告知处理器，再由处理器将对应位置标记成坏块，同时执行一系列指令，最后由FPGA并行转发处理器发出的控制数据流从而将坏块信息写入主存储器的BBT、将主存储器和影子存储器坏块中的数据搬移到安全位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010483086.3A CN111651382A (zh) | 2020-06-01 | 2020-06-01 | 基于局部总线的数据采集系统的并行化存储实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010483086.3A CN111651382A (zh) | 2020-06-01 | 2020-06-01 | 基于局部总线的数据采集系统的并行化存储实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111651382A true CN111651382A (zh) | 2020-09-11 |
Family
ID=72343242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010483086.3A Pending CN111651382A (zh) | 2020-06-01 | 2020-06-01 | 基于局部总线的数据采集系统的并行化存储实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111651382A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112650448A (zh) * | 2020-12-21 | 2021-04-13 | 中国航天科工集团八五一一研究所 | 一种基于fpga的大数据量存储文件管理方法 |
-
2020
- 2020-06-01 CN CN202010483086.3A patent/CN111651382A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112650448A (zh) * | 2020-12-21 | 2021-04-13 | 中国航天科工集团八五一一研究所 | 一种基于fpga的大数据量存储文件管理方法 |
| CN112650448B (zh) * | 2020-12-21 | 2024-04-05 | 中国航天科工集团八五一一研究所 | 一种基于fpga的大数据量存储文件管理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101517258B1 (ko) | 크로스-시스템의 프록시-기반 태스크 오프로딩을 위한 장치, 시스템 및 방법 | |
| CN105930186B (zh) | 多cpu的软件加载方法及基于多cpu的软件加载装置 | |
| CN103150279B (zh) | 一种主机与基板管理控制器共享设备的方法 | |
| US8745631B2 (en) | Intelligent memory device with ASCII registers | |
| CN105793829A (zh) | 集成组件互连 | |
| KR102593583B1 (ko) | Ssd들 상에서의 가속된 데이터 처리를 위한 시스템 및 방법 | |
| CN107832078B (zh) | 基于dsp的fpga程序在线更新电路 | |
| US20140297948A1 (en) | Method for processing data | |
| CN103488607A (zh) | 嵌入式linux平台下SOC处理器与FPGA芯片的通信系统、方法 | |
| CN115033188B (zh) | 一种基于zns固态硬盘的存储硬件加速模块系统 | |
| CN110704364A (zh) | 基于现场可编程门阵列的自动化动态重构方法及系统 | |
| US20120042304A1 (en) | Program conversion apparatus and computer readable medium | |
| CN111190855A (zh) | 一种fpga多重远程配置系统及方法 | |
| CN114490023B (zh) | 一种基于arm和fpga的高能物理可计算存储设备 | |
| CN105447285B (zh) | 一种提高OpenCL硬件执行效率的方法 | |
| CN113487006B (zh) | 一种可移动人工智能辅助计算设备 | |
| CN111581152A (zh) | 可重构硬件加速soc芯片系统 | |
| CN111651382A (zh) | 基于局部总线的数据采集系统的并行化存储实现方法 | |
| CN101788946B (zh) | Cpld上连接有e2prom设备的固件烧结方法及装置 | |
| Stratikopoulos et al. | FastPath_MP: Low overhead & energy-efficient FPGA-based storage multi-paths | |
| EP4167069A1 (en) | System, method, and device for accessing device program on storage device | |
| CN113238715B (zh) | 智能文件系统、及其配置方法、智能辅助计算设备和介质 | |
| CN112925641B (zh) | 一种1553b接口芯片代替数据存储器的卫星电源下位机系统 | |
| CN100492299C (zh) | 一种嵌入式软件开发的方法及系统 | |
| CN110968566A (zh) | 基于迁移工具的国产化应用系统迁移方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200911 |
|
| WD01 | Invention patent application deemed withdrawn after publication |