CN2566464Y - 可在室温下工作的具有高集成度的单电子存储器 - Google Patents

Abstract

本实用新型涉及具有高集成度的单电子存储器，包括：以硅作为衬底，其表面氧化形成二氧化硅绝缘层，在其上设置栅极、电极和数据线引脚；其中两个电极、一个栅极和数据线引脚，是由位于二氧化硅绝缘层上的导电层形成的；两个电极具有间距；一碳纳米管在两个电极之上，与两个电极欧姆接触；栅极位于两个电极的一侧；并在衬底的另一边设置数据线引脚；另一根碳纳米管在栅极和数据线引脚之上，并与两者欧姆接触；碳纳米管上有两个隧穿结，二者之间形成碳纳米管上的一个量子点。该方法制备出的量子点可以在室温下出现库仑阻塞现象，因此器件可在室温下工作，通过测量碳纳米管晶体管的电流可以实现存储器数据的读出。

Description

可在室温下工作的具有高集成度的单电子存储器

技术领域

本实用新型属于存储器，特别是涉及一种利用量子点库仑阻塞效应设计制备的可在室温下工作的具有高集成度的单电子存储器。

背景技术

电子器件经历了从电子管到晶体管，从分立器件到集成电路的发展过程。为了满足迅速发展的信息和计算机技术的需要，集成电路的线宽不断减小，集成度不断提高。高密度、高速度、低功耗是集成电路技术追求的几个主要指标。目前工业化大规模生产的集成电路线宽已经减少到了0.13微米，而实验室已可制造出10纳米以内的线宽。减小线宽可以成比例的提高集成电路的密集度，但当器件某一维或多维尺寸减小到纳米量级，以至于特征尺寸小于由外界温度所决定的非弹性散射自由程时，量子效应将十分的明显，导致了宏观概念的失效，基于传统宏观概念的器件将不能正常工作。存储器在全世界半导体市场中占据了40％的份额，存储器以外的其它半导体产品每2年更新一代，而存储器则是每18个月一代，存储器件的发展同样面对着器件进一步减小所带来的困难。以动态存储器(DRAM)的发展为例，存储单元中的电容不能太小，如果这个电容小到不能提供足够多的电子给放大器，那么整个存储器将被噪声所淹没，将不能保证信息存储的可靠性；同时，每个存储单元的电子数目随着存储器件集成度的进一步提高将变得越来越小时，存储器中的MOS场效应晶体管将逐渐变得不稳定。因此，寻找尺寸小、成本低、速度快、稳定性好的存储器件，并实现器件的高度集成化，已经成为了半导体工业所面临的关键性问题。

为了继续维持存储器件的高速发展，人们希望用单电子存储器件来取代传统的存储器件，出现了一种具有多隧穿结的纳米线(MTJ)和传统的金属-氧化物-半导体场效应晶体管(MOSFET)结构的单电子存储器(J.Appl.Phys.2000，12，8594)，尽管这种器件解决了困扰传统存储器的功耗等若干问题，但是这种器件也存在着很多不足，主要有以下两个方面：(1)利用了MTJ/MOSFET结构，限制了集成度的进一步提高，这是因为MOSFET的尺寸不可能太小，否则工作的电子数目太少，将影响器件的稳定性。如果将器件的栅极分为三个部分，利用分裂栅MOSFET来减少工作需要的电荷，那么器件的集成度更低。此外，纳米线还有两个很大面积的控制栅，通过给控制栅施加偏压耗尽纳米线形成多量子点结构。由此可见，存储器的存储密度受到了限制。(2)器件中纳米线出现库仑阻塞效应的温度很低，导致存储器件工作温度很低，通常只有几十K。传统MTJ/MOSFET结构限制了这种存储器的性能，若想提升这种类型的单电子存储器的性能，必须找到具有更高集成度的存储系统来替代MTJ/MOSFET系统。

发明内容

本实用新型的目的是为了解决传统存储器和单电子存储器发展所面临的困难；为了提高存储器的工作温度；为了提高存储器的存储密度和速度更快，最终实现信息的超高密度存储；从而利用碳纳米管中量子点的库仑阻塞效应和碳纳米管晶体管结构，制备出一种可在室温下工作的具有高集成度的单电子存储器。

本实用新型的目的是这样实现的：

本实用新型的可在室温下工作的具有高集成度的单电子存储器有两根碳纳米管，其中一根碳纳米管具有一个纳米尺度的量子点，利用量子点的库仑阻塞效应，控制场效应晶体管的栅极电压，实现数据的存储；而另一根碳纳米管则构成了碳纳米管晶体管结构。

本实用新型的可在室温下工作的具有高集成度的单电子存储器，包括：以硅作为衬底，其表面是氧化形成的二氧化硅绝缘层，在绝缘层上设置栅极、电极和数据线引脚；其特征在于：还包括两根碳纳米管；所述的两个电极、一个栅极和数据线引脚，是由位于衬底的二氧化硅绝缘层上的导电层形成的；其中两个电极具有间距；一根碳纳米管放置在两个电极之上，与两个电极欧姆接触；用来存储电荷的栅极位于两个电极的一侧；并在与两个电极相对的衬底的另一边设置数据线引脚；另一根碳纳米管放置在栅极和数据线引脚上，并直接与其相接触；所述的碳纳米管上有两个距离小于1微米的隧穿结，二者之间形成的库仑岛(即碳纳米管上的一个量子点)。

还包括在一个电极的内侧设置一催化剂区，碳纳米管与两电极之一也可通过催化剂相连接。

还包括在栅极的一侧设置一催化剂区，纳米管与栅极也可通过催化剂相连接。

所述的栅极和第一根碳纳米管的距离在1纳米到10微米之间。

所述的栅极面积为1平方纳米到100平方微米之间。

所述的栅极与数据线引脚的距离在50纳米到500微米之间；栅极与第二根碳纳米管的距离在1纳米到10微米之间。

所述的两个电极面积为1平方纳米至1平方毫米；其之间距离在10纳米到900微米。

所述的碳纳米管是单壁碳纳米管。

所述的催化剂区是Fe，Co，Ni及其合金制作的。

所述的在单壁碳纳米管上制备的隧穿结是利用探针使单壁碳纳米管局部发生形变，形变处的碳纳米管性质发生改变形成一个隧穿结。

本实用新型的存储器正常工作有两个基本条件：(1)碳纳米管中量子点可以出现库仑阻塞区域，这个区域要足够大；(2)存储单元作为碳纳米管晶体管的栅极拥有两个稳定的存储状态，这两个稳定的状态对应的漏极电流的差异要足够大，以保证存储器可以准确地读出系统存入的数据和信息。

本实用新型以库仑阻塞原理作为器件设计的理论基础。本实用新型具有量子点/碳纳米管晶体管的存储结构，并通过量子点的库仑阻塞效应来实现信息的存储。因此库仑阻塞区域的大小必须能使存储单元存在两个明显的存储状态，各个量子点的电容决定了库仑阻塞区域的大小。假定电子在外场下只能通过碳纳米管中的量子点到达存储器的存储单元，为了避免量子涨落的影响，量子点的隧穿电阻应该比量子电阻大，量子电阻 $R_q=h/e^2\≈26\mathrm{k\Ω}$ (h为普朗克常量)。假设库仑阻塞区域宽度为2V_c，给源极电极施加偏压，超出库仑阻塞区域，电子将隧穿碳纳米管中量子点，直到系统再次发生库仑阻塞为止，根据施加在源极电极上偏压的高低不同，碳纳米管晶体管栅极上就形成高低不同的两个电压：+V_c，-V_c。两种稳定的存储状态反映了栅极储存了不同数目的电子，为了提高器件的工作频率和降低功耗，希望这个电子数目越少越好，但是必须保证两个稳定态有明显可辨的差异，即可以实现数据的读出，这样的存储器件只要控制很少的电子就可以实现两个稳定存储状态之间的相互转变。栅极的电压用下式来表示： $V=\frac{Q}{C_{\mathrm{\Σ}}}$

其中Q为栅极电极中存储的电荷数，C_∑为栅极的总电容。对于该系统电容主要包括两部分：存储单元与衬底的电容C_s；杂散电容C_t。假设电中性时栅极的电压为0，对于栅极存储了电荷-ne的状态(n表示相对于电中性时的额外电子数目，可以为正，也可以为负，符号的不同表示了电子的进入和流出)，因此可以得到： $V=\frac{-\mathrm{ne}}{C_s+C_t}$ 氧化层的厚度很薄，系统中C_s＞＞C_t，

ε为介电常数，S为存储单元的面积，d为存储单元与衬底之间氧化层的厚度。栅极的电压受库仑阻塞区域大小的影响，它的两个稳定状态处在库仑阻塞区域的边缘，即|V|＝V_c，所以： $\frac{e}{\mathrm{\ϵ}}\·\frac{\left|n\right|d}{{\mathrm{SV}}_c}=1$

对于一个存储器，e和ε可以认为是常数，在其余四个变量中d和V_c的可变范围很小，为了降低工作需要的电荷，必须尽可能的减少栅极电极的面积S。本器件的存储单元是碳纳米管的栅极，面积可以做的很小，所以很少的电荷就可以引起栅极电极上很大的电压变化。

本实用新型存储器存储性能进一步的提高需要在制备和使用过程中严格控制几个基本参数的取值。首先，碳纳米管中量子点结构的库仑阻塞区域越大越好，这样可以使两个存储状态具有明显的不同，易于数据的读出。为了实现这样的目标，应最大限度的减小纳米线上隧穿结的间距，因为两隧穿结间距的减少，量子点的电容减小，而库仑阻塞区域的大小与量子点的电容成反比。其次，存储单元越小越好。即使用小电容存储电荷，这样结构的好处在于减小了存储器工作时所需要的电荷数，即栅极电极在库仑阻塞的边缘-V_c和+V_c之间变化所需要控制的电荷数很少。因此减小栅极电极的尺寸提高了器件的工作频率，降低了器件的功耗，也减少了存储器的散热量。最后，尽量增大第一碳纳米管和栅极电极之间的电容。对于给定的量子点库仑阻塞区域2V_c的大小是恒定不变的。第一碳纳米管和栅极之间的电容C_t为： $C_t=2\mathrm{\π\ϵL}/\log (2h/r)$

其中ε是介电常数，L为栅极电极的宽度，r是单壁碳纳米管的直径，h是第一碳纳米管和栅极电极之间的距离。电压改变2V_c引起碳纳米管中电荷的相对改变量为： $\mathrm{\ΔQ}/Q\∝{2V}_c{C}_t/L={4\mathrm{\π\ϵV}}_c/\log (2h/r)$

其中Q为碳纳米管中的载流子总电荷数。ΔQ/Q越大，即碳纳米管中载流子的浓度变化越大，栅极电压变化引起的电流变化也越大。为了提高存储器读过程的准确性，必须最大可能的提高ΔQ/Q。对于给定的量子点，V_c是不变的，为了提升ΔQ/Q，需要减小h，增大r。由此可见，制备过程中需要减小碳纳米管晶体管中栅极电极与碳纳米管的距离。为了使器件的存储性能最优化，不得不综合考虑影响存储器的各种因素，因为一个存储性能指标的提升往往是以牺牲其它性能为代价的。

本实用新型的优点在于：

本实用新型的存储器正是利用碳纳米管晶体管取代传统的MOSFET来获得更高的集成度。器件使用碳纳米管中的量子点取代传统的MTJ，省去了大面积的控制栅，可以充分利用碳纳米管的独特电学、力学和化学性质，因此设计出的存储器结构比以前基于MTJ/MOSFET设计的单电子存储器具有更高的存储密度，并且可以在室温下正常工作，所以这种存储器不但解决了传统存储器面临的困难，还提高了单电子存储器件的性能；同时，碳纳米管的化学惰性和良好的韧性决定了器件具有很长的使用寿命，这些优点使得本实用新型可以很好解决存储器发展过程中所面临的困境，与其它类型的存储器相比，具有多方面的优势。

总之，本实用新型的单电子存储器较传统存储器具有以下优点：1)结构简单，2)易于集成，3)工作频率高，4)存储密度大，5)功耗低，6)散热量小，7)工作温度为室温。

附图说明

图1本实用新型器件的结构示意图。

图2本实用新型器件中碳纳米管的结构示意图。

图3存储器在电极不施加偏压的情况下碳纳米管中的量子点的静电化学势与源极电极和栅极电极费米能级的关系。

图4存储器在数据线施加负偏压的情况下碳纳米管中的量子点的静电化学势与源极电极和栅极电极费米能级的关系，电子隧穿进入存储单元，使栅极电极最终处在-Vc。

图5存储器在数据线施加正偏压的情况下碳纳米管中的量子点的静电化学势与源极电极和栅极电极费米能级的关系，电子逃离存储单元，存储单元最终处在+Vc。

图6理想情况下的碳纳米管晶体管漏极电流随栅极电压的变化曲线。

图7存储器写入和读出“0”和“1”时数据线的电压脉冲和漏极电流的状态。

图8本实用新型的单电子存储器利用碳纳米管原位生长技术制备的结构示意图。

图中标示：

1.衬底          2.绝缘层        3.栅极

4.数据线引脚    5.单壁碳纳米管  6.电极

7.碳纳米管      8.隧穿结        9.量子点

10.催化剂区

具体实施方式

实施例1：

参照图1和2制备一本实用新型的可在室温下工作的具有高集成度的单电子存储器，下面结合制备方法对本实用新型的单电子存储器结构进行详细地进行：

选用(001)取向的硅作衬底1，利用干氧氧化方法，氧化温度为900℃，氧化出一个80纳米厚的二氧化硅绝缘层2。利用常规方法在二氧化硅绝缘层2制备一层金的导电层；再经光刻和剥离技术，制备出金电极6、栅极(存储单元)3和数据线引脚4。金电极6由两部分组成，每一部分都是30纳米厚，30纳米宽，50纳米长，两部分间距为100纳米；栅极3为30纳米厚，40纳米宽，60纳米长；数据线引脚4为30纳米厚，60纳米宽，100纳米长。栅极3到数据线引脚4的距离为200纳米。

然后再利用原子力显微镜AFM精确定位一根直径1纳米、长250纳米的单壁碳纳米管5，使其两端与电极6接触。然后定位单壁碳纳米管7，使碳管的一端处在存储单元3上，另一端处在数据线引脚4上。此外，再利用原子力显微镜的探针技术使碳纳米管7的局部发生形变，形成两个隧穿结间隔距离为40纳米的两个隧穿结8，这样在两个隧穿结之间就形成了量子点9。最后对器件进行封装。

实施例2：

参照图2和8制备的可在室温下工作的具有高集成度的单电子存储器，现结合本实施例的制备方法对其进行详细说明：

选用(001)取向的硅作衬底1，利用湿氧氧化方法，氧化温度为900℃，氧化出一个300纳米厚的二氧化硅绝缘层2。利用光刻、蒸发和剥离技术，制备出金电极6和存储单元3。存储单元3为500纳米厚，60纳米宽，70纳米长；金电极6由两部分组成，每一部分都是30纳米厚，40纳米宽，60纳米长，两部分间距为80纳米，在电极6其中一个部分的内侧和存储单元3的外侧上放置催化剂区10用Fe或Co，Ni及其合金制作的，利用常规原位生长碳纳米管，电极6上生长的碳纳米管与两电极内侧接触，如果接触没有达到理想的程度，可以利用聚焦离子束即FIB技术使得碳纳米管和电极具有良好的接触。存储单元3上的碳纳米管朝远离电极6和存储单元3的方向生长，如图8所示，长度为500纳米，并利用聚焦离子束即FIB技术在这一端形成数据线引脚4，其厚度为80纳米，长度为200纳米，宽度为80纳米。此外，再利用原子力显微镜的探针技术使碳纳米管7的局部发生形变，形成距离为20纳米的两个隧穿结8，这样在两个隧穿结之间就形成了量子点9。最后对器件进行封装。

本实用新型的可在室温下工作的具有高集成度的单电子存储器的立体结构如图1，主要有两个基本组成部分：具有量子点结构的单壁碳纳米管，如图2所示；碳纳米管晶体管。本实用新型通过碳纳米管7中的量子点的库仑阻塞效应来实现信息的存储。因此库仑阻塞区域的大小必须能使存储单元存在两个明显的存储状态，制备时隧穿结的大小可以控制这个纳米线库仑阻塞区域的大小。本存储器的存储单元是碳纳米管晶体管的栅极3，假定电子在外场下只能通过碳纳米管中的量子点到达存储器的存储单元，为了避免量子涨落的影响，碳纳米管中量子点的隧穿电阻应该比量子电阻大，量子电阻 $R_q=h/e^2\≈26\mathrm{k\Ω}$ (h为普朗克常量)。假设制备出的碳纳米管中的量子点库仑阻塞区域宽度为2V_c，给数据线施加偏压，超出库仑阻塞区域，电子将隧穿碳纳米管中的量子点，直到系统再次发生库仑阻塞为止，根据施加在数据线上偏压的高低不同，存储单元3形成高低不同的两个电压：+V_c，-V_c，如图3、图4和图5所示。此时可以在碳纳米管晶体管的源漏级之间得到不同大小的电流值，这样就实现了信息的存储。

该存储器的另一基本部分是碳纳米管晶体管。它的栅极可以用来改变碳纳米管5中的载流子浓度，因此源漏电压不变的情况下，栅极可以用来控制碳纳米管5中的电流。图6给出了一个典型的单壁碳纳米管晶体管的源漏电流和栅极电压之间的关系，由于纳米线库仑阻塞区域的存在，使得栅极(存储单元6)在+V_c和-V_c处得到两个稳定的存储状态，碳纳米管中的载流子是空穴，所以-V_c处对应的漏极电流更大。传统的金属-氧化物-半导体场效应晶体管(MOSFET)需要在源漏区域掺杂形成源极和漏极，所以不可能将MOSFET作的很小，因此单电子存储器中存在MOSFET在很大程度上限制了器件集成度的提高，不能最大限度的表现单电子存储器的优点。本实用新型存储器利用碳纳米管晶体管则可以将尺寸作的很小，每个存储单元尺寸的减小可以进一步的提高存储密度。

Claims (9)

1.一种可在室温下工作的具有高集成度的单电子存储器，包括：以硅作为衬底，其表面是氧化形成的二氧化硅绝缘层，在绝缘层上设置栅极、电极和数据线引脚；其特征在于：还包括两根碳纳米管；所述的两个电极、一个栅极和数据线引脚，是由位于衬底的二氧化硅绝缘层上的导电层形成的；两个电极具有一定的间距；一根碳纳米管放置在两个电极之上，与两个电极欧姆接触；用来存储电荷的栅极位于两个电极的一侧；并在与两个电极相对的衬底的另一边设置数据线引脚；另一根碳纳米管放置在栅极和数据线引脚上，并直接与其相接触；所述的碳纳米管上有两个距离小于1微米的隧穿结，二者之间形成碳纳米管上的一个量子点。

2.如权利要求1所述的可在室温下工作的具有高集成度的单电子存储器，其特征在于：还包括在一个电极的内侧设置一催化剂区，碳纳米管与两电极之一也可通过催化剂区相连接。

3.如权利要求1所述的可在室温下工作的具有高集成度的单电子存储器，其特征在于：还包括在栅极的一侧设置一催化剂区，纳米管与栅极也可通过催化剂区相连接。

4.如权利要求1所述的可在室温下工作的具有高集成度的单电子存储器，其特征在于：所述的栅极和第一根碳纳米管的距离在1纳米到10微米之间。

5.如权利要求1所述的可在室温下工作的具有高集成度的单电子存储器，其特征在于：所述的栅极面积为1平方纳米到100平方微米之间。

6.如权利要求1所述的可在室温下工作的具有高集成度的单电子存储器，其特征在于：所述的栅极与数据线引脚的距离在10纳米到900微米之间；栅极与第二根碳纳米管的距离在1纳米到10微米之间。

7.如权利要求1所述的可在室温下工作的具有高集成度的单电子存储器，其特征在于：所述的两个电极面积为1平方纳米到1平方毫米；其之间距离在1纳米到1毫米。

8.如权利要求1所述的可在室温下工作的具有高集成度的单电子存储器，其特征在于：所说的催化剂区是Fe，Co，Ni及其合金制作的。

9.如权利要求1所述的可在室温下工作的具有高集成度的单电子存储器，其特征在于：碳纳米管上的两个隧穿结间隔距离小于50纳米。

Images