CN1262007C - 利用碳纳米管制备的单电子存储器及制备方法 - Google Patents

Abstract

本发明公开了一种单电子动态随机存储器件及其制备方法。该器件以绝缘层上的硅SOI材料作为衬底，在SOI的硅层中刻蚀加工而成一根纳米线，该纳米线一端是数据线引脚，纳米线的两侧有两个与纳米线两边平行的控制栅，还包括碳纳米管晶体管；存储单元为纳米线比控制栅长的部份，并伸入到碳纳米管晶体管的两电极区之间。通过控制几十个甚至几个电子就可以实现存储器的正常工作，并且不受随机背景电荷的影响，解决了传统存储器发展中所面临的稳定性、功耗、散热和栅极漏电电流等若干方面的问题，可以实现低功耗下信息的超高密度存储。

Description

利用碳纳米管制备的单电子存储器及制备方法

技术领域

本发明涉及存储器件，特别是涉及一种利用碳纳米管设计制备的单电子存储器。

背景技术

存储器在全世界半导体市场中占据了40％的份额，存储器以外的其它半导体产品每2年更新一代，而存储器则是每18个月一代，以动态存储器(DRAM)的发展为例，1988年日本在硅片上刻线的线宽达到了0.8微米，4Mb的动态随机存储器DRAM问世，从而进入了特大规模集成ULSI时代；1992年线宽0.5微米的16Mb芯片投产；1994年线宽0.35微米的64Mb芯片投产；不久就将实现0.13微米的4Gb的DRAM。但是维持尺度不断减小的趋势面对着极其严重的挑战，即存储单元中的电容不能太小，如果这个电容小到不能提供足够多的电子给放大器，那么整个存储器将被噪声所淹没，将不能保证信息存储的可靠性；同时，每个存储单元的电子数目随着存储器件集成度的进一步提高将变得越来越小时，存储器中的MOS场效应晶体管将逐渐变得不稳定。

为了继续维持存储器件的高速发展，人们希望用单电子存储器件来取代传统的存储器件，通过基于硅的、具有多隧穿结(MTJ)结构的纳米线(以下简称为纳米线)和传统的金属-氧化物-半导体场效应晶体管(MOSFET)来制备单电子动态随机存储器(J.Appl.Phys.2000，12，8594)，尽管这种器件解决了困扰传统存储器的功耗等若干问题，但是这种器件利用了MTJ/MOSFET结构，限制了集成度的进一步提高，这是因为MOSFET的尺寸不可能太小，否则工作的电子数目太少，将影响器件的稳定性。如果将器件的栅极分为三个部分，利用分裂栅MOSFET来减少工作需要的电荷，那么器件的集成度更低。由此可见，MOSFET的存在是限制这种动态存储器性能提高的重要因素，若想获得具有更高集成度的动态随机存储器，就必须找到更好的存储系统来替代MTJ/MOSFET系统。

发明内容

本发明的目的是为了解决传统存储器和单电子存储器发展所面临的稳定性、功耗、散热和栅极漏电电流等若干方面的问题，为了进一步提高器件的集成度，实现低功耗下信息的超高密度存储，从而利用纳米线的库仑阻塞效应，提供一种具有碳纳米管结构的单电子存储器。

本发明具有纳米线/碳纳米管晶体管的存储结构，并通过纳米线的库仑阻塞效应来实现信息的存储。因此库仑阻塞区域的大小必须能使存储单元存在两个明显的存储状态，纳米线的控制栅可以用来控制这个纳米线库仑阻塞区域的大小。假定电子在外场下只能通过纳米线中的多个量子点到达存储器的存储单元，为了避免量子涨落的影响，纳米线中的隧穿电阻应该比量子电阻大，量子电阻R_q＝h/e²≈26kΩ(h为普朗克常量)。假设在纳米线的控制栅上施加一定的电压后，纳米线中库仑阻塞区域宽度为2V_c，给数据线引脚施加偏压，超出库仑阻塞区域，电子将隧穿纳米线中的量子点，直到系统再次发生库仑阻塞为止，根据施加在数据线引脚上偏压的高低不同，控制数据线引脚就可以在另一端的存储单元上形成高低不同的两个电压：+V_c，-V_c。两种稳定的存储状态反映了存储单元储存了不同数目的电子，为了提高器件的工作频率和降低功耗，希望这个电子数目越少越好，但是必须保证两个稳定态有明显可辨的差异，即可以实现数据的读出，这样的存储器件只要控制很少的电子就可以实现两个稳定存储状态之间的相互转变。存储单元的电压用下式来表示：

$V=\frac{Q}{C_{\mathrm{\Σ}}}$

其中Q为存储单元中的电荷数，C_∑为存储单元的总电容。对于该系统存储电容主要包括两部分：存储单元与衬底的电容C_s；存储单元与碳纳米管之间的电容C_t。假设电中性时存储单元的电压为0，对于存储单元存储了电荷-ne的状态(n表示相对于电中性时的额外电子数目，可以为正，也可以为负，符号的不同表示了电子的进入和流出)，因此可以得到：

$V=\frac{-\mathrm{ne}}{C_s+C_t}$

氧化层的厚度很薄，系统中C_s＞＞C_t， $C_s=\frac{\mathrm{\ϵS}}{d}.$ ε为介电常数，S为存储单元的面积，d为存储单元与衬底之间氧化层的厚度。存储单元的电压受纳米线中库仑阻塞区域大小的影响，它的两个稳定状态处在库仑阻塞区域的边缘，即|V|＝V_c，所以：

$\frac{e}{\mathrm{\ϵ}}\·\frac{\left|n\right|d}{{\mathrm{SV}}_c}=1$

对于一个存储器，e和ε可以认为是常数，在其余四个变量中d和V_c的可变范围很小，为了降低工作需要的电荷，必须尽可能的减少存储单元的面积S。本器件的存储单元是纳米线的一部分，这一部分没有纳米线的控制栅来耗尽，面积可以做的很小；同时这一部分纳米线中由于势能的涨落使得一部分区域没有电子的存储，所以存储单元的等效电容比几何计算的结果要小，所以这样的结果使得很少的电荷就可以引起存储单元上很大的电压变化。

纳米线上的存储单元同时也是碳纳米管晶体管的栅极，可以用来改变碳纳米管中的载流子浓度，在源漏电压不变的情况下，栅极可以用来控制碳纳米管中的电流。通过测量碳纳米管中的电流就可以读出存储单元中的状态信息。

本发明的单电子存储器正常工作有两个基本条件：1)通过施加在纳米线的控制栅上的电压可以控制纳米线出现库仑阻塞区域，这个区域要足够大；2)存储单元作为碳纳米管晶体管的栅极拥有两个稳定的存储状态，这两个稳定的状态(具有不同的栅极电压)对应的漏极电流的差异要足够大，以保证存储器可以准确地读出系统存入的数据和信息。

为进一步提高本发明的单电子存储器的存储性能，需要在制备和使用过程中严格控制几个基本参数的取值。首先，纳米线的库仑阻塞区域越大越好，这样可以使两个存储状态具有明显的不同，易于数据的读出。为了实现这样的目标，应最大限度的减小纳米线的宽度；同时工作电压(纳米线的控制栅上的电压)要适当增大，因为库仑阻塞区域的大小随着纳米线的控制栅的电压增大而增大。但是如果纳米线很细，同时工作电压又给的很高，这个器件很可能不工作，也就是说此时的纳米线被完全耗尽，没有电流可以通过这段纳米线。其次，存储单元越小越好。最后，尽量增大碳纳米管和存储单元(也是碳纳米管晶体管的栅极)之间的电容。对于给定的纳米线和工作电压，库仑阻塞区域2V_c的大小是恒定不变的。碳纳米管和存储单元之间的电容C_t为：

C_t＝2πεL/log(2h/r)

其中ε是介电常数，L为存储单元的宽度，r是单壁碳纳米管的直径，h是碳纳米管和存储单元之间的距离。电压改变2V_c引起碳纳米管中电荷的相对改变量为：

$\mathrm{\ΔQ}/Q\∝2V_c{C}_t/L=4\mathrm{\π\ϵ}{V}_c/\log (2h/r)$

其中Q为碳纳米管中的载流子总电荷数。ΔQ/Q越大，即碳纳米管中载流子的浓度变化越大，栅极电压变化引起的电流变化也越大。为了提高存储器读过程的准确性，必须最大可能的提高ΔQ/Q。对于给定的纳米线和工作电压，V_c是不变的，为了提升ΔQ/Q，需要减小h，增大r。由此可见，制备过程中需要减小存储单元与碳纳米管的距离，使用直径更大的单壁碳纳米管。为了使器件的存储性能最优化，不得不综合考虑影响存储器的各种因素，因为一个存储性能指标的提升往往是以牺牲其它性能为代价的。

本发明的目的是这样实现的：

本发明提供的利用碳纳米管制备的单电子存储器，包括：以绝缘层上有硅SOI材料作为衬底，利用干氧或湿氧的方法减薄表面的硅层，使得表面硅层的厚度在1纳米至50纳米之间；将衬底上的这层硅掺杂成为n型；纳米线、控制栅和电极区在SOI的硅层上刻蚀加工而成，纳米线一端是数据线引脚，纳米线宽度为1纳米到1微米，长度为10纳米到1毫米，高度为1纳米到1微米；纳米线的两侧有两个与纳米线两边平行的控制栅，纳米线与纳米线的控制栅的槽宽为1纳米到1毫米。纳米线的控制栅的长度小于纳米线的长度，因此纳米线只有一部分可以被纳米线的控制栅耗尽，没有被耗尽的那一段纳米线构成存储器的存储单元，该没有被耗尽的那一段纳米线延伸到两电极区之间，它(存储单元)距离放置在靠近存储单元的绝缘层上的一根碳纳米管为1纳米到500微米，在碳纳米管的两端制备出碳纳米管晶体管的电极，或者先在刻蚀出来的电极区上制备出电极，再定位碳纳米管来制备碳纳米管晶体管；就构成了存储器的碳纳米管晶体管部分。存储单元既是电荷的存储部分，又是碳纳米管晶体管的栅极，其存储电荷的多少影响着碳纳米管晶体管两电极之间的电流。

还包括在衬底上有一催化剂区，该催化剂区位于一电极的内侧，生长出来的碳纳米管与电极具有良好的欧姆接触。

所述的碳纳米管是单壁碳纳米管。

所述的纳米线一端的数据线引脚为方块形。

本发明所提供的单电子存储器制备方法，包括以下步骤：

1)利用绝缘体上的硅(SOI)作为器件的衬底，常规方法减薄硅层；并在其上利用电子束光刻法和刻蚀法制备出存储器中纳米线、纳米线的控制栅和电极区；

2)利用原子力显微镜AFM对碳纳米管进行定位，并利用FIB技术在碳纳米管的两极沉积铂，作为碳纳米管的电极，即制备出存储器碳纳米管晶体管部分；或者先制备出电极再定位碳纳米管来制备碳纳米管晶体管；再或者利用碳纳米管的原位生长技术来实现碳纳米管的制备和定位，并形成碳纳米管晶体管部分。

3)采用常规半导体技术对器件进行封装，就完成了本发明的单电子存储器的制备。

本发明的优点在于：本发明的制备单电子存储器的方法避免了过多的掺杂工艺，减少了制备步骤。

由于该器件使用碳纳米管晶体管取代传统的MOSFET，可以充分利用碳纳米管的独特电学、力学和化学性质，因此设计出的存储器结构比以前基于MTJ/MOSFET设计的单电子存储器具有更高的存储密度，既不受随机背景电荷的影响，又可以在更高的温度下工作。同时，碳纳米管的化学惰性和良好的韧性决定了器件具有很长的使用寿命，这些优点使得本发明可以很好解决存储器发展过程中所面临的困境，与其它类型的存储器相比，具有多方面的优势。

传统的动态随机存储器(DRAM)存储一个比特需要一个晶体管和一个电容，其存储密度受限于存储电容的尺寸，这是由DRAM的工作原理造成的。而静态随机存储器SRAM存储一个比特需要4至6个晶体管。由此可见，本发明的单电子随机存储可以拥有更高的存储密度，这是因为器件中没有传统的晶体管，就避免了尺度进一步减少所带来的困难，如栅极漏电等。同时这种基于碳纳米管的动态随机存储器具有很低的功耗，它不需要像传统的DRAM那样控制大量的电子来实现存储器的开关状态之间的变化，本发明的单电子存储器只需要控制几个甚至几十个电子就可以实现器件在两个状态之间的转换，所以这种存储器的散热量是非常低的，这就保证了器件集成度的提高不会受散热问题的限制，相比与传统的存储器具有明显的优势。使用这样低功耗的单电子存储器件可以解决传统动态随机存储器发展所面临的能源危机。

传统的金属-氧化物-半导体场效应晶体管(MOSFET)需要在源漏区域掺杂形成源极和漏极，所以不可能将MOSFET作的很小，因此单电子存储器中存在MOSFET在很大程度上限制了器件集成度的提高，不能最大限度的表现单电子存储器的优点。本发明的单电子存储器利用碳纳米管晶体管则可以将尺寸作的很小。本发明的器件以一段没有被纳米线的控制栅耗尽的纳米线作为存储单元，与以前设计的基于MTJ/MOSFET结构的存储器相比，几何尺寸更小，同时由于这一部分纳米线中势能的涨落，实际用来存储电荷的部分更小。使用小电容存储电荷的好处在于减小了存储器工作时所需要的电荷数，即存储单元达在库仑阻塞的边缘-V_c和+V_c之间变化所需要控制的电荷数很少。这样作的好处是每个存储单元尺寸的减小，可以进一步的提高存储密度。

由于本发明所提供的存储器可以利用碳纳米管作为各电极上的引线，因此线路电容可以很小，RC时间也很小，集成后的器件工作频率很高。

总之，本发明的单电子存储器较传统存储器具有以下优点：1)工作频率高，2)存储密度大，3)功耗低，4)散热量小。

附图说明

图1本发明的单电子存储器的立体示意图。

图2本发明的单电子存储器的平面结构示意图。

图3存储器在数据线引脚不施加偏压的情况下纳米线的静电化学势与存储单元和数据线引脚费米能级的关系。

图4存储器在数据线引脚施加负偏压的情况下的静电化学势与存储单元和数据线引脚费米能级的关系，电子由数据线引脚进入存储单元，使存储单元最终处在-V_c。

图5存储器在数据线引脚施加正偏压的情况下纳米线的静电化学势与存储单元和数据线引脚费米能级的关系，电子逃离存储单元，存储单元最终处在+V_c。

图6理想情况下的碳纳米管晶体管漏极电流随栅极电压的变化曲线。

图7存储器写入和读出“0”和“1”时数据线引脚的电压脉冲和漏极电流的状态。

图8存储器利用碳纳米管原位生长技术制备的结构示意图。

图中标示：

1-数据线引脚     2-纳米线的控制栅     3-纳米线

4-电极区         5-单壁碳纳米管       6-存储单元

7-氧化     8-SOI衬底     9-催化剂区

具体实施方式

实施例1：

按图1制作本发明的具有碳纳米管结构的单电子存储器。

选取绝缘体上的硅(SOI)材料作为衬底，利用干氧氧化技术对单晶硅层进行氧化减薄，其参数如下：材料晶向<100>，P型，电阻率为3Ωcm；硅层厚度为40纳米，二氧化硅层厚度为50纳米。在单晶硅层中重掺杂砷成为n型半导体层，掺杂浓度为6×10^13-2。

利用电子束光刻方法和干法刻蚀技术在绝缘体上的硅层中制备出纳米线结构和碳纳米管晶体结构。其中纳米线3长度为100纳米，宽度为30纳米，高度为90纳米；每一个纳米线的控制栅2为60纳米宽，60纳米长，高度为90纳米；数据线引脚1宽70纳米。由此可见，存储单元6为40纳米长，30纳米宽。

利用原子力显微镜AFM将一根直径1纳米、长200纳米的单壁碳纳米管5定位在靠近存储单元6的位置上，它与存储单元的距离为2纳米，利用聚焦离子束即FIB技术在碳纳米管的两极制备出一层30纳米厚的金形成碳纳米管晶体管的电极，或先在电极区上做一层30纳米厚的金电极，在金电极上放置一根直径1纳米、长200纳米的单壁碳纳米管5；最后对器件进行封装和引线。

依据以上实施例1所制备的器件其立体结构如图1所示，图2为它的平面示意图，主要有两个基本组成部分：具有多隧穿结结构的纳米线(MTJ)；碳纳米管晶体管。纳米线由两侧的纳米线的控制栅2来控制，器件工作时纳米线中形成多个量子点，纳米线的性质不受每一个量子点具体位置和大小的影响，给纳米线两侧的纳米线的控制栅施加偏压，就可以观测到纳米线的库仑阻塞现象。纳米线的一端与数据线引脚相连，而另一端因为没有了纳米线的控制栅的耗尽作用而形成了一个电容，在库仑阻塞区域，这个电容可以看作是孤立的，即不存在漏电电流。给数据线引脚1施加电压脉冲，使器件超出库仑阻塞区域，这样就可以在纳米线的另一端出现两个稳定的电压值。由此可见，没有纳米线的控制栅耗尽的这一部分纳米线6就是这个存储器的存储单元，其中电荷数目的不同对应着不同的存储状态。在碳纳米管晶体管两个电极4的上放置一根单壁碳纳米管5，这一部分就形成了一个碳纳米管晶体管结构，存储单元6同时也是这个碳纳米管晶体管的栅极，如果两电极的电压差值保持恒定，那么通过栅极6就可以改变两电极之间的电流，也就是说两电极之间的电流大小反映了存储器不同的存储状态。

控制数据线引脚就可以在另一端的存储单元形成高低不同的两个电压。图3为器件存储单元6中无额外电子存储的情况，可以假定此时的存储单元6和数据线引脚1的电压均为0。图4为数据线引脚1偏压超出纳米线3库仑阻塞区域的状态，此时电子由数据线引脚1进入存储单元6，纳米线可以近似成一段电阻，最终的结果是使N个电子到达存储单元6，使系统达到库仑阻塞的边缘。如果将数据线引脚1的电压去掉，由于库仑阻塞的存在使得存储单元6稳定在-V_c的状态。同理，在数据线引脚1上施加+V_c的电压(如图5)所示，电子将由存储单元6流向数据线引脚1，最终存储单元6达到+V_c的稳定状态。

图6给出了一个典型的单壁碳纳米管晶体管的源漏电流和栅极电压之间的关系，由于纳米线库仑阻塞区域的存在，使得栅极(存储单元6)在+V_c和-V_c处得到两个稳定的存储状态，碳纳米管中的载流子是空穴，所以-V_c处对应的漏极电流更大。

本发明的单电子存储器工作状况如图7所示。在纳米线的控制栅上施加偏压挤压纳米线，数据线引脚输入方波脉冲，脉冲电压的大小可以使系统超出库仑阻塞区域，此时的电子将会通过纳米线出入存储单元，使存储单元在库仑阻塞区域的边缘形成两个具有不同电压值的稳定的存储状态。同时存储单元也是碳纳米管晶体管的栅极，所以漏极电流对应两个不同大小的电流(即存储单元所存储的“1”或“0”)。

实施例2：

按图8制作本发明的具有碳纳米管结构的单电子存储器。

纳米线的制备方法与实施例1同，利用碳纳米管的原位生长技术来制备和定位单壁碳纳米管5。在金电极4的内侧利用原子力显微镜的探针技术放置催化剂区9，原位生长碳纳米管5，并使碳纳米管的两端与碳纳米管晶体管的电极具有良好的电接触；如果在生长的过程中没有实现良好的接触，可以利用聚焦离子束FIB技术达到碳纳米管5与碳纳米管晶体管的电极4的良好接触。最后对器件进行封装和引线。

实施例3：

在实施例1或2所制备的单电子存储器上，采用碳纳米管作为各电极上的引线。

Claims (7)

1.一种利用碳纳米管制备的单电子存储器，包括：以绝缘体上有一硅层的材料作为衬底，在绝缘体的硅层上刻蚀加工而成一纳米线和一碳纳米管晶体管；所述的纳米线的一端有一数据引脚，纳米线的两侧有两个与纳米线平行的控制栅，其特征在于：还包括一存储单元，该存储单元为纳米线比控制栅长的部份，并延伸到碳纳米晶体管的两电极区之间，存储单元距碳纳米管晶体管的碳纳米管的距离为1纳米至500微米，存储单元同时也是碳纳米管晶体管的栅极。

2.如权利要1所述的利用碳纳米管制备的单电子存储器，其特征在于：所述的纳米线的宽度为1纳米到1微米，长度为10纳米到1毫米，高度为1纳米到1微米。

3.如权利要1所述的利用碳纳米管制备的单电子存储器，其特征在于：所述的控制栅与纳米线的槽宽为1纳米到1毫米。

4.如权利要1所述的利用碳纳米管制备的单电子存储器，其特征在于：所述的碳纳米管为单壁碳纳米管。

5.如权利要1所述的利用碳纳米管制备的单电子存储器，其特征在于：所述的电极采用碳纳米管作为各电极的引线。

6.如权利要1所述的利用碳纳米管制备的单电子存储器，其特征在于：还包括在衬底上有一个催化剂区，所述的催化剂区位于碳纳米晶体管的一个电极的内侧，碳纳米管两端与碳纳米管晶体管的电极具有欧姆接触。

7.一种制备如权利要求1所述的利用碳纳米管制备的单电子存储器的方法，其特征在于：包括以下步骤：

1)利用绝缘体上有一层硅的SOI材料作为器件的衬底，常规方法减薄硅层；并在其上利用电子束光刻法和刻蚀法制备出存储器中纳米线、控制栅、存储单元和电极区；

2)利用原子力显微镜AFM对碳纳米管进行定位，并利用聚焦离子束技术在碳纳米管的两极沉积作为碳纳米管的电极，制备出存储器碳纳米管晶体管部分；或者利用碳纳米管的原位生长技术来实现碳纳米管的制备和定位，并形成碳纳米管晶体管部分；

3)采用常规半导体技术对器件进行封装。

Images