CN1262013C - 两端垂直结构的碳纳米管晶体管做的单电子存储器及制法 - Google Patents

Abstract

本发明涉及两端垂直结构的碳纳米管晶体管做的单电子存储器及制法，包括：以p型或n型硅作为衬底，其上氧化形成一个二氧化硅绝缘层；在绝缘层上制备出一个两端垂直结构的碳纳米管晶体管，包括在二氧化硅绝缘层上设置一根半导体性的单壁碳纳米管，在其两侧制备出源极和漏极并与碳纳米管发生欧姆接触；在这根碳纳米管的上方制备出一个很薄的栅极绝缘层，其上设置这个碳纳米管晶体管的栅极；在栅极氧化层的上方，碳纳米管晶体管的栅极和漏极通过一根金属性的碳纳米管连接在一起，此碳纳米管上至少存在两个隧穿结。该方法制备出的量子点可以在室温下出现库仑阻塞现象，因此器件可在室温下工作，通过测量碳纳米管晶体管的漏极电流可以实现存储器数据的读出，同时器件具有两端，易与集成。

Description

两端垂直结构的碳纳米管晶体管做的单电子存储器及制法

技术领域

本发明属于存储器，特别是涉及一种利用量子点库仑阻塞效应和具有两端垂直结构的碳纳米管晶体管设计制备的可在室温下工作的具有高集成度的单电子存储器及制备方法。

背景技术

在过去的几十年里，微电子和计算机技术取得了飞速的发展，根据所谓的摩尔定律，表征存储技术的芯片集成度每三年翻两番。但随着芯片集成的器件越来越多，器件的尺度正逐渐接近其物理极限。因此，寻找尺寸小、成本低、速度快、稳定性好的存储器件，并实现器件的高度集成化，已经成为了半导体工业所面临的关键性问题。

目前，人们已经开始对纳米量级的存储器件进行研究，希望能够找到解决问题的办法。在过去的几年里，研究工作主要集中在单电子器件上，一些基于单电子现象的器件已经被制备出来，并且在一定条件下显示出稳定的工作状态。这些单电子存储器件按结构的不同可以分为以下三类：(1)量子点作为器件的浮栅，利用阈值电压的漂移来实现信息的存储(Jpn.J.Appl.Phys。2000，Part 2，39，L792)；(2)两个单电子晶体管(SET)之间的集成，一个SET用来控制量子点中的电荷数，另一个起静电计的作用，用来探测存储结中存储的额外电子数，这样来实现存储器的读写功能(Appl.Phys.Lett.1998，73，2134)；(3)单电子晶体管和传统MOSFET的集成，依靠MOSFET来实现数据的读出(Appl.Phys.Lett.，1999，74，1293)。这些器件尽管解决了一些单电子存储器遇到的困难，但是还存在一些困难。第一类器件因为量子点的尺寸可以在10纳米以下，因此可以在常温下实现数据的存储，但是器件存储性质受量子点位置和其尺寸涨落的影响，并且保存时间很短，通常只有几百秒。第二类存储器中的一个单电子晶体管用作静电计，工作时源漏偏压很大，其漏极电流的大小对存储结中存储的额外电子数目呈现线性关系，但是此时器件工作的增益很小，不利于器件数据的读取；此外这种存储器的工作温度很低。利用单电子晶体管和传统的MOSFET可以解决数据读出增益小的问题，但是器件工作需要的电子数目增多了，至少需要上百个，事实上因为MOSFET的存在使得困扰传统半导体产业的问题依然没有得到根本上的解决，也就是说器件的集成度要受MOSFET的制约，此外器件仍很难实现常温下的工作。由此可见，必须要找到具有更高集成度、更高工作频率和更高工作温度的单电子存储器。

发明内容

本发明的目的是为了解决传统存储器和单电子存储器发展所面临的困难；为了提高存储器的工作温度；为了提高存储器的存储密度和工作频率，最终实现信息的超高密度存储；从而提供一种利用碳纳米管中量子点的库仑阻塞效应和具有两端垂直结构的碳纳米管晶体管的、高集成度的单电子存储器及制备方法。

本发明的目的是这样实现的：

本发明所提供的两端具有垂直结构的碳纳米管晶体管的单电子存储器，包括：以p型或n型硅作为衬底，其上氧化形成一个二氧化硅绝缘层；在二氧化硅绝缘层上制备出一个垂直结构的碳纳米管晶体管，其特征在于：所述的垂直结构的碳纳米管晶体管，包括在二氧化硅绝缘层上平行于衬底的横边方向，或与衬底的纵边方向平行设置一根单壁碳纳米管；在该碳纳米管两端制备出源极和漏极，并与碳纳米管发生欧姆接触；其漏极的外侧边上有一突起；在该根碳纳米管、源极和漏极的上方制备一覆盖在整个面上的栅极绝缘层，除漏极突起外，在所述的单壁碳纳米管上方的栅极绝缘层部分上沉积一该碳纳米管晶体管的栅极；在栅极绝缘层的上方，碳纳米管晶体管的栅极和漏极通过一横向放置的碳纳米管连接在一起，该第二根碳纳米管上至少存在两个隧穿结。

所述的衬底上的二氧化硅层厚度为1纳米到100微米；

所述的碳纳米管晶体管的源极和漏极由Al、Au、Pt或Ti等金属材料制备的，其源极厚度为1纳米到100微米；漏极突起的高度小于1微米，源、漏极的大小无需严格限止，其中源极和漏极之间的距离为1纳米到1毫米。

所述的栅极绝缘层的材料包括：二氧化硅、Si₃N₄等，对该栅极绝缘层厚度没有一定要求，该栅极绝缘层只起到绝缘的作用即可。

所述的碳纳米管晶体管中的单壁碳纳米管为单壁半导体性碳纳米管，其直径小于3纳米。

所述的碳纳米管晶体管的栅极材料包括：Al、Au、Pt或Ti金属或掺杂后的硅；其栅极的面积小于1平方毫米；其厚度为1纳米-1微米。

所述的栅极绝缘层上漏极和栅极之间的碳纳米管为金属性碳纳米管，其长度小于1个毫米，可以是单壁也可以是多壁金属性碳米管。

所述的碳纳米管上的隧穿结是通过扫描探针技术使碳纳米管发生局部形变形成的；碳纳米管上至少有2个隧穿结，相邻的两个隧穿结间距小于100纳米。

所述的栅极绝缘层的材料包括：二氧化硅、Si₃N₄等，厚度在1纳米到1毫米之间。

本发明的具有两端垂直结构的碳纳米管晶体管做的单电子存储器的

制备方法，包括如下步骤：

(1)以硅作为衬底，通过常规半导体工艺对衬底进行掺杂形成p型或n型的硅衬底；利用干氧或湿氧的方法在其上制备出二氧化硅绝缘层；

(2)在二氧化硅绝缘层上利用原子力显微镜定位一根单壁半导体性碳纳米管，用常规方法沉积一层源极和漏极材料的金属层，并利用常规光刻和剥离技术在碳纳米管的两侧制备出碳纳米管晶体管的源极和漏极；

(3)在半导体性碳纳米管、源极和漏极的上方沉积出一个覆盖整个面的栅极绝缘层，除漏极凸起外，并在该栅极绝缘层上采用常规方法沉积一层栅极材料层，再利用电子束光刻和剥离技术，在半导体性碳纳米管上方的源极和漏极之间制备出碳纳米管晶体管的栅极；

(4)利用原子力显微镜定位，在栅极绝缘层上的漏极和栅极之间横放一根金属性碳纳米管；并且利用扫描探针技术在金属性碳纳米管上制备出不少于两个隧穿结，相邻两个隧穿结的间距小于100纳米。最后对器件进行封装就完成了本发明存储器的制备。

所述的在金属性碳纳米管上制备隧穿结的方法，是利用探针使金属性碳纳米管局部发生形变，形变处的碳纳米管性质发生改变，这样就形成一个隧穿结。

本发明的具有高集成度的单电子存储器有两根碳纳米管，其中一根金属性碳纳米管具有一个或多个纳米尺度的量子点，利用量子点的库仑阻塞效应，控制场效应晶体管的栅极电压，实现数据的存储；而另一根半导体性碳纳米管则构成了碳纳米管晶体管结构。

本发明的存储器正常工作有两个基本条件：(1)金属性碳纳米管上两隧穿结间的量子点足够小以至于可以出现库仑阻塞区域，并且这个库仑阻塞区域要足够大；(2)碳纳米管晶体管的栅极作为存储器额外电子的存储部分可以拥有两个稳定的存储状态，这两个稳定存储状态对应的碳纳米管晶体管漏极电流的差异要足够大，以保证存储器可以准确地读出系统存入的数据和信息。

本发明的优点在于：

本发明的存储器正是利用碳纳米管晶体管取代传统的MOSFET来获得更高的集成度。器件使用金属性碳纳米管上两隧穿结间的量子点取代传统的多隧穿结(MTJ)结构，省去了大面积的耗尽栅，可以充分利用碳纳米管的独特电学、力学和化学性质，因此设计出的存储器结构比以前基于MTJ/MOSFET设计的单电子存储器具有更高的存储密度，并且可以在室温下正常工作，所以这种存储器不但解决了传统存储器面临的困难，还提高了单电子存储器件的性能；同时，碳纳米管的化学惰性和良好的韧性决定了器件具有很长的使用寿命，这些优点使得本发明可以很好解决存储器发展过程中所面临的困境，与其它类型的存储器相比，具有多方面的优势。总之，本发明的单电子存储器较传统存储器具有以下优点：1)结构简单，2)易于集成，3)工作频率高，4)存储密度大，5)功耗低，6)散热量小，7)工作温度为室温。

附图说明

图1本发明存储器件的立体结构示意图。

图2本发明存储器件的侧剖图。

图3本发明存储器件中金属性碳纳米管发生形变形成隧穿结的示意图。

图4本发明存储器漏极输入不同方向的三角形脉冲电压对碳纳米管栅

极电位的影响，其中V_W为漏源极之间电压，V_M为碳纳米管晶体管的栅极电压。

图5本发明存储器漏极输入不同方向的方波脉冲电压对碳纳米管栅极电位的影响，其中V_W为漏源极之间电压，V_M为碳纳米管晶体管的栅极电压。

图6本发明存储器工作时漏源之间施加读写电压的取值范围。

图中标示：

1.衬底                  2.氧化绝缘层        3.源极         4.漏极

5.半导体性碳纳米管      6.栅极绝缘层        7.栅极

8.金属性碳纳米管        9.隧穿结            10.量子点

具体实施方式

实施例1：

选用(100)方向的p型单晶硅作为衬底1，电阻率为0.005-0.01Ωcm。利用干氧氧化方法，其氧化温度为900℃，在衬底1上氧化出一个120纳米厚的氧化绝缘层2。利用原子力显微镜将一根长为600纳米、将一根直径为3纳米的单壁半导体性碳纳米管5，沿衬底1的x方向定位在二氧化硅绝缘层2上。使用金属Ti/Au，在二氧化硅绝缘层2上，用通常制膜工艺制备一层100nm厚的Ti/Au膜层。利用电子束光刻和剥离技术在半导体性碳纳米管的两端制备出碳纳米管晶体管的源极3和漏极4，源漏极相距500纳米；其中源极的长为50微米，宽为50微米，高为70纳米；漏极长为50微米，宽为40微米，高为70纳米，漏极的外侧上面还包括一个30微米宽、50微米长、100纳米高的突起，如图1和2所示。然后，在除漏极外侧凸起外的地方，全部沉积上一层15纳米厚的SiO₂作为栅极绝缘层6，如图2所示；在半导体性碳纳米管5对应的栅极绝缘层的上方，利用电子束光刻和剥离技术制备出碳纳米管晶体管的栅极7，长为50纳米，如图2所示。

利用原子力显微镜在漏极4、漏极凸起和栅极7之间定为一根长为20微米，直径为2纳米的金属性碳纳米管8，利用扫描探针技术使该碳纳米管8上发生两次形变，每处形变形成了一个隧穿结9，两个隧穿结9的间距为25纳米，这样就形成了量子点10，如图3所示。最后对器件进行封装就完成了本发明存储器的制备。

本发明的以库仑阻塞原理设计的单电子存储器的工作原理说明如下：

利用原子力显微镜(AFM)使金属性碳纳米管8多处发生局部形变，依据碳纳米管的电输运特性可知：碳纳米管的每一个形变处可以形成一个隧穿势垒。假设栅极绝缘层6和氧化绝缘层2的材料均为二氧化硅，金属性碳纳米管8上只制备出两个隧穿结(间距通常在几个纳米到几十个纳米之间)，并且漏极4与栅极7中电子的交换只能通过隧穿金属性碳纳米管8上的隧穿结来实现，此时碳纳米管上两个隧穿结之间形成了一个纳米尺度的量子点10。这个量子点10中增加一个额外电子需要的能量为：

$E_{\mathrm{add}}=\frac{e^2}{C_{\mathrm{\Σ}2}}+\mathrm{\ΔE}$

其中C_∑2为金属性碳纳米管8上两个隧穿结之间形成的量子点10的总电容，ΔE为量子点10分立能级的间距。如果通过控制碳纳米管上两个隧穿结的间距，使得C_∑2足够的小满足E_add＞k_BT，其中k_B为玻耳兹曼常数，T为绝对温度，这样就可以金属性碳纳米管8上观测到库仑阻塞效应。假设金属性碳纳米管8上量子点10的库仑阻塞区域为(-V_C’+V_C)，如果系统超出库仑阻塞区域，则需要满足条件|V_W(t)|＞V_C，此时金属性碳纳米管8可以看作是一根电阻为R₂的导线(假设电极和碳纳米管之间的接触为完全的欧姆接触)，此时的漏极4、金属性碳纳米管8和栅极7将会有相同的电位。当施加在漏极上的电压V_W(t)处在库仑阻塞区域时，漏极电位的变化将不会引起栅极7电位的变化，即栅极7存储的电子数目不会发生改变，此时的栅极7可以看作是一个孤立的电荷存储部分。如果在漏极上施加一个三角形脉冲电压V_W(t)，当此电压下的系统处在库仑阻塞区域时，栅极7电位V_M不会发生改变，当漏极电压超出库仑阻塞区域时，栅极7电位V_M将时刻满足：

V_M(t)＝V_W(t)

具体地讲，如果施加如图4所示的写电压，在电压由0上升到+V_C的过程中，系统处于库仑阻塞区域，栅极7中的电位将会维持原状态；在电位由+V_C上升到最大值并再次减少到+V_C的过程中，因为系统超出了量子点10的库仑阻塞区域，所以器件栅极7和漏极4时刻处在电位相同的状态，如果栅极7中原电位为0，此时电子将会由栅极7通过金属性碳纳米管进入漏极中，漏极4的电容可以认为是无穷大，其中有限的电子数目的改变不会引起其费米能级的改变；但是当漏极电压由+V_C下降到0电位时，系统再次处于库仑阻塞状态，因此漏极电压下降的过程中，漏极中的电子无法通过金属性碳纳米管8进入栅极7，此时栅极7成为了一个孤立的电荷存储部分，其电位就会保持在+V_C’如图4。同理，利用反方向的电压脉冲就可以实现栅极7电位为-V_C的存储状态。利用方波同样可以实现数据的写入，其具体过程可以用图5来描述。在图4和图5中栅极7电位用虚线表示的部分并不代表实际的变化过程，因为虚线部分所代表的变化过程是由这个存储单元的存储历史和漏极上的电压共同决定的，虚线只是表示了栅极7电位的一种可能变化。

由此可见，当栅极7处在+V_C的电位时，存储器单元处在一个稳定的存储状态，栅极7相对于电中性时电子数目的改变量为：

$n=\frac{V_C\·C_{\mathrm{\ΣM}}}{e}---\left(1\right)$

式中的C_∑M为栅极7的总电容，可以表示为：

$C_{\mathrm{\ΣM}}=\frac{\mathrm{\ϵ}\·S}{d}+C_0$

其中ε为二氧化硅的介电常数，S为栅极7的面积，d为栅极7与衬底1的距离，C₀为其它的一些电容，如：栅极7与半导体性碳纳米管5和金属性碳纳米管8的电容，栅极7与两个电极和漏极之间的电容等，这些电容很小，可以忽略不计，因此方程(1)可以写为：

$n=\frac{\mathrm{\ϵ}}{e}\·\frac{S\·V_C}{d}$

由此可见工作需要的电子数目主要决定于栅极7到衬底1的距离、栅极7的尺寸和金属性碳纳米管8上量子点10库仑阻塞区域的大小。因此可以得出控制一个电子就可以实现存储单元正常工作所应该满足的条件是：

$\frac{S\·V_C}{d}=\frac{e}{\mathrm{\ϵ}}---\left(2\right)$

同理，满足上述条件的存储单元达到栅极7电位为-V_C所对应的存储状态时栅极7中的额外电子数目为一个。存储单元工作时需要控制的电子数目越少，器件的功耗就越低，工作频率也就越快。如果金属性碳纳米管8上两隧穿结之间量子点10的库仑阻塞区域量级为10^-1V，栅极7到衬底1的距离d的量级为10^-8m，根据方程(2)可以知道存储器控制一个电子实现状态转变时栅极7面积接近1000nm²。而本发明因为只有两端，所以其读写都必须通过在这两端之间施加偏压来实现。写电压脉冲的大小要保证系统能够超出库仑阻塞区域，实现存储器单元存储状态的改变；读电压的大小则必须保证存储单元处在系统库仑阻塞区域内，否则存储结存储的电子数目就可能会因为施加了读电压而发生改变。由此可见写电压V_W满足|V_W|＞V_C，读电压所处的范围为：(-V_C，+V_C)，工作过程中读写电压所应满足的条件可以用图6来描述，其上标注了存储器工作时读写电压的取值范围。本发明存储器结构因为具有两端，所以容易集成，便于控制。通过漏极上施加处在不同区间范围内的电压就可以实现对存储单元的读写控制。本发明存储器在实现数据的读取时漏极上的电压必须处在库仑阻塞区域内，如图7所示，然而，碳纳米管上两隧穿结之间形成的量子点，其库仑阻塞区域的大小通常不足一个伏特，这就要求我们在施加电压读出数据时，碳纳米管晶体管源漏极之间的偏压必须小于1伏特。然而，这样小的偏压可以在碳纳米管晶体管源漏之间产生多大的电流是决定器件存储性能的关键。本发明存储器这种具有垂直结构的单电子存储器因为其中碳纳米管晶体管的跨导很大，存储结不足一伏特的电压改变可以引起漏极电流几个量级的改变，因此完全可以实现数据准确读取。

本发明存储器件是利用具有垂直结构的碳纳米管晶体管来实现数据的读取，器件存储单元的栅极7是碳纳米管晶体管的栅极，改变栅极7的电位可以改变碳纳米管中的载流子浓度，因此同样的源漏偏压下，漏极电流的大小可以反应出栅极电位的不同，即栅极7中存储了多少额外电子，存储单元处在何种存储状态。如果不对碳纳米管晶体管中的碳纳米管进行掺杂，CNT中的载流子以空穴为主。为了保证数据读取的可靠性，必须提高碳纳米管晶体管的跨导，这样栅极7中电压的改变才能引起足够明显的漏极电流的改变，实现器件对信息的读取功能。半导体性碳纳米管5与栅极7之间的电容可以近似写为：

C_M1＝2πεL/log(2h/r)

其中L为栅极7靠近半导体性碳纳米管5的那一侧的宽度，ε是介电常数，r是半导体性碳纳米管5的直径，h是半导体性碳纳米管5和栅极7之间的距离，即栅极绝缘层的厚度。假定碳纳米管晶体管中半导体性碳纳米管5的空穴分布是均匀的，两电极之间碳纳米管的长度为L₁，空穴线密度为τ，则栅极7在+V_C和-V_C两种状态之间变化时载流子浓度的改变量为：

$\frac{\mathrm{\ΔQ}}{Q}=\frac{C_{M1}\·\left(2V_C\right)}{L_1\·\mathrm{\τ}}=\frac{4\mathrm{\π\ϵL}{V}_C}{L_1\·\mathrm{\τ}\·\log (2h/r)}$

可以简单的认为L≈L₁，因此载流子浓度的相对改变量主要与以下三个因素有关：存储单元的尺寸、栅极绝缘层的厚度h和金属性碳纳米管上量子点10库仑阻塞区域的大小V_C。由此可见本发明存储器件存储性能的提高主要依赖两个方面：一方面是减小金属性碳纳米管8上两个隧穿结之间的距离，增大量子点10库仑阻塞区域的宽度，这是因为通过减小量子点10的尺寸可以减小其总电容，而库仑阻塞区域的大小与量子点10总电容成反比；另一方面是减小栅极绝缘层的厚度，提高碳纳米管晶体管的跨导，提高数据读取的准确性。然而由方程(1)可以看出这两个方面的努力都会导致本发明存储器工作时电子数目的增加，如果要维持较少的工作电子数目，就必须进一步减小存储单元中栅极7的尺寸。由此可见器件1的存储性能由三个方面决定：栅极7的尺寸；栅极7与半导体性碳纳米管5的间距；金属性碳纳米管8上两个隧穿结的间距。

本发明存储器工作频率可以用下式表示：

f∝(R_tC_M)^-1                                           (3)

其中R_t为系统超出库仑阻塞区域时金属性碳纳米管8的隧穿电阻，C_M为栅极7的总电容。假定系统超出库仑阻塞区域时，栅极7总电容可以表示为：

C_M∝AD^-1                                              (4)

其中A为栅极7的面积，D为栅极7和导电衬底1之间的距离。因此器件的工作频率可以表示为：

f∝(R_tA)^-1D

由此可见，器件的工作频率与金属性碳纳米管8的电阻有关，与栅极7的面积有关，与栅极7与导电衬底1之间的距离有关。如果D很大，方程(3)中的C_M的将不能用方程(4)来表示，因为此时栅极7的电容主要为其自容。若要提高本发明存储器的工作频率，制备时主要从以下两个方面考虑：一方面通过提高制备工艺的水平来减小栅极7的几何尺寸，减少工作所需要控制的电子数目；另一方面，减少金属性碳纳米管8的隧穿电阻。对于数据的保存时间，主要是由金属性碳纳米管8量子点的宏观隧穿效应决定的，提高数据保存时间主要是通过在金属性碳纳米管8上制备出多个隧穿结形成多个量子点结构来实现，因为这样的结构可以有效的抑制量子的宏观隧穿效应，从而达到提高数据的保存时间的目的。

Claims (10)

1.一种两端具有垂直结构的碳纳米管晶体管的单电子存储器，包括：以p型或n型硅作为衬底，其上氧化形成一个二氧化硅绝缘层；在二氧化硅绝缘层上制备出一个垂直结构的碳纳米管晶体管，其特征在于：所述的垂直结构的碳纳米管晶体管，包括在二氧化硅绝缘层上设置一根单壁碳纳米管；在该碳纳米管两端制备出源极和漏极，并与碳纳米管发生欧姆接触；其漏极的外侧边上有一突起；在该根碳纳米管、源极和漏极的上方制备一覆盖在整个面上的栅极绝缘层，除漏极突起外，在所述的单壁碳纳米管上方的栅极绝缘层部分上沉积一该碳纳米管晶体管的栅极；在栅极绝缘层的上方，碳纳米管晶体管的栅极和漏极通过一横向放置的碳纳米管连接在一起，该第二根碳纳米管上至少存在两个隧穿结。

2.按权利要求1所述的两端具有垂直结构的碳纳米管晶体管的单电子存储器，其特征在于：所述的衬底上的二氧化硅层厚度为1纳米到100微米。

3.按权利要求1所述的两端具有垂直结构的碳纳米管晶体管的单电子存储器，其特征在于：所述的碳纳米管晶体管的源极和漏极由Al、Au、Pt或Ti金属材料制备的，其源极厚度为1纳米到100微米；漏极突起的高度小于1微米，其中源极和漏极之间的距离为1纳米到1毫米。

4.按权利要求1所述的两端具有垂直结构的碳纳米管晶体管的单电子存储器，其特征在于：所述的栅极绝缘层的材料包括：二氧化硅、Si₃N₄。

5.按权利要求1所述的两端具有垂直结构的碳纳米管晶体管的单电子存储器，其特征在于：所述的碳纳米管晶体管中的单壁碳纳米管为单壁半导体性碳纳米管，其直径小于3纳米。

6.按权利要求1所述的两端具有垂直结构的碳纳米管晶体管的单电子存储器，其特征在于：所述的碳纳米管晶体管的栅极材料包括：Al、Au、Pt或Ti金属或掺杂后的硅；其栅极的面积小于1平方毫米；其厚度为1纳米-1微米。

7.按权利要求1所述的两端具有垂直结构的碳纳米管晶体管的单电子存储器，其特征在于：所述的栅极绝缘层上漏极和栅极之间的碳纳米管为金属性碳纳米管，其长度小于1毫米，可以是单壁也可以是多壁金属性碳纳米管。

8.按权利要求1所述的两端具有垂直结构的碳纳米管晶体管的单电子存储器，其特征在于：所述的第二根碳纳米管上相邻的两个隧穿结间距小于100纳米。

9.按权利要求1所述的两端具有垂直结构的碳纳米管晶体管的单电子存储器，其特征在于：所述的栅极绝缘层的材料包括：二氧化硅、Si₃N₄，厚度在1纳米到1毫米之间。

10.一种权利要求1所述的具有两端垂直结构的碳纳米管晶体管做的单电子存储器的制备方法，包括如下步骤：

(1)以硅作为衬底，通过常规半导体工艺对衬底进行掺杂形成p型或n型的硅衬底；利用干氧或湿氧的方法在其上制备出二氧化硅绝缘层；

(2)在二氧化硅绝缘层上利用原子力显微镜定位一根单壁半导体性碳纳米管，用常规方法沉积一层源极和漏极材料的金属层，并利用常规光刻和剥离技术在碳纳米管的两侧制备出碳纳米管晶体管的源极和漏极；

(3)在半导体性碳纳米管、源极和漏极的上方沉积出一个覆盖整个面的栅极绝缘层，除漏极凸起外，并在该栅极绝缘层上采用常规方法沉积一层栅极材料层，再利用电子束光刻和剥离技术，在半导体性碳纳米管上方的源极和漏极之间制备出碳纳米管晶体管的栅极；

(4)利用原子力显微镜定位，在栅极绝缘层上的漏极和栅极之间横放一根金属性碳纳米管；并且利用扫描探针技术在金属性碳纳米管上制备出不少于两个隧穿结，相邻两个隧穿结的间距小于100纳米，最后对器件进行封装就完成了本发明存储器的制备。

Images