CN2520068Y - 基于数控振荡器的数字锁相环电路 - Google Patents
基于数控振荡器的数字锁相环电路 Download PDFInfo
- Publication number
- CN2520068Y CN2520068Y CN 01258019 CN01258019U CN2520068Y CN 2520068 Y CN2520068 Y CN 2520068Y CN 01258019 CN01258019 CN 01258019 CN 01258019 U CN01258019 U CN 01258019U CN 2520068 Y CN2520068 Y CN 2520068Y
- Authority
- CN
- China
- Prior art keywords
- selector
- controlled oscillator
- signal
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种基于数控振荡器的数字锁相环电路,包括鉴相器、低通滤波器、数控振荡器、分频器,数控振荡器的输出经分频器分频后,形成反馈信号,反馈信号与参考信号在鉴相器里进行相位比较,其输出经低通滤波器的滤波作用后形成误差信号,该误差信号输入数控振荡器;所述数控振荡器包括加法器、输入寄存器、累加寄存器、在加法器和累加寄存器之间起保持作用的选择器、选择器辅助电路;加法器的输出端与选择器的输入端相连接,选择器的输出端与累加寄存器的输入端相连接,选择器的选择端接收来自选择器辅助电路的信号。本实用新型减少了数字锁相环电路相位锁定所需要的时间,使数字锁相环电路快速锁定。
Description
技术领域
本实用新型涉及锁相环电路，尤其涉及一种基于数控振荡器的数字锁相环电路。
背景技术
图1是一般数字锁相环电路的框图。一般数字锁相环电路包括鉴相器、低通滤波器、数控振荡器(Digital Controlled Oscillator，简称DCO)、分频器。数控振荡器的输出经分频器分频后，形成反馈信号，反馈信号与参考信号在鉴相器里进行相位比较，其输出经低通滤波器的滤波作用后形成误差信号，这个误差信号含有反馈信号超前或滞后于参考信号的信息，它会调整数控振荡器，使数控振荡器的输出朝着使误差信号减小的方向变化(即使反馈信号的相位滞后或超前参考信号的相位)，即构成了一个负反馈环。
图2是一般数字锁相环电路的数控振荡器的框图。数控振荡器包括输入寄存器28、加法器23、累加寄存器29(如在美国专利US 6005427中公开了一种采用此种数控振荡器的数字锁相环电路)。其工作原理是：累加寄存器29的值作为被加数，在时钟信号的上升沿到来时，被加数与作为加数的输入寄存器28的值在加法器23中相加，相加后的结果分成两部分，即溢出位部分和余数部分，溢出位部分从数控振荡器的输出端输出；余数部分输入累加寄存器29的D端，为在下次时钟信号的上升沿到来时刷新累加寄存器29做准备。数控振荡器的输出信号(即溢出位部分)的频率大小与输入寄存器28的值的大小有关，值越大，输出信号的频率越高，这也就是数控振荡的调节机理。输出信号周期的改变量是工作时钟周期的倍数，即输出频率或者相位的改变是步进的，不是连续的。
在一般的数字锁相环电路中，每当参考信号上升沿到来时，参考信号上升沿捕获电路输出一个脉冲(宽度为时钟信号周期宽度)，此时误差信号输入到输入寄存器28，在这一时刻输入寄存器28的值得以修正，这样的修正将影响到数控振荡器的输出。理想的情况是：参考信号上升沿到来时，输入寄存器28的值立刻修正到理想值，数控振荡器的输出也相应地调整到位，再次出现参考信号上升沿时，因输出已经调整到位，误差信号将为零，除非参考信号本身有抖动，造成新的误差，这样的正确状态不会改变。然而实际的情况并不是这样，这与反馈环路的延迟有关。假设输入寄存器28的值已经修正到理想值，而数控振荡器的输出却是要在累加寄存器29经若干次累加操作之后才有一个输出，这是延迟之一；另外，数控振荡器的输出脉冲经分频器之后才有一个反馈信号的改变，这又是一个延迟。在这个延迟时间段中，误差信号并不是理想的零，不但不是零，而且还在向偏离零的方向变化，这是因为延迟造成了反馈的迟钝。等反馈信号有了改变时，输入寄存器28的值已经矫枉过正了(即不再是理想值)，然后整个环路会向相反的方向调整。就这样，反馈信号相位一会儿超前于参考信号相位，一会儿滞后于参考信号相位，往复阻尼振荡，振荡的时间太长，时间的长短与反馈信号的相位偏离参考信号相位的程度有关，偏离的越多，越难于锁定。简而言之，现有的数字锁相环电路从失锁到锁定，是靠负反馈环的调节，阻尼振荡式地逼近而实现的，相位锁定所需时间较长。
发明内容
针对以上问题，本实用新型提供一种改进的基于数控振荡器的数字锁相环电路，以减少数字锁相环电路锁定时的阻尼振荡时间(即减少相位锁定所需要的时间)，使数字锁相环电路快速锁定。
本实用新型所要解决的问题可以通过以下技术方案来解决：
一种基于数控振荡器的数字锁相环电路包括鉴相器、低通滤波器、数控振荡器、分频器。数控振荡器的输出经分频器分频后，形成反馈信号，反馈信号与参考信号在鉴相器里进行相位比较，其输出经低通滤波器的滤波作用后形成误差信号，这个误差信号含有反馈信号超前或滞后于参考信号的信息，它会调整数控振荡器，使数控振荡器的输出朝着使误差信号减小的方向变化(即使反馈信号的相位滞后或超前参考信号的相位)，即构成了一个负反馈环。
数字锁相环电路的数控振荡器包括加法器、输入寄存器、累加寄存器、在加法器和累加寄存器之间起保持作用的选择器、选择器辅助电路。加法器的输出端与选择器的输入端相连接，选择器的输出端与累加寄存器的D端相连接，选择器的选择端接收来自选择器辅助电路的信号。选择器辅助电路包括第一、二与门、非门、选择器、插入寄存器。误差信号等于1时代表反馈信号相位超前参考信号相位，等于0时代表反馈信号相位滞后参考信号相位(若误差信号等于0代表相位超前，等于1代表相位滞后，则在进入第一与门之前应增加一反相器)。第一与门能够生成插入使能信号，插入使能信号只在参考信号上升沿时有效或无效，此时反馈信号超前参考信号则有效，否则无效。当插入使能信号有效时，在时钟信号的上升沿选择器辅助电路使选择器辅助电路插入寄存器的Q端的信号的状态反转，然后Q端信号再和插入使能信号在第二与门相与，相与后提取出选择器辅助电路插入寄存器的Q端的信号的上升沿(这个上升沿等于1时代表要插入，等于0时代表不插入)，由该上升沿控制数控振荡器选择器的选择端，当插入时，选择累加寄存器的Q端，引起空操作；当不插入时，选择数控振荡器加法器，使累加寄存器进行累加操作。输入寄存器、累加寄存器、选择器辅助电路的插入寄存器均采用D触发器。
与现有技术相比，本数字锁相环电路大大缩短了相位锁定所需要的时间，使数字锁相环电路快速锁定，在Synopsys公司提供的软件仿真环境下，本改进型的数字锁相环电路的仿真稳定时间是12ms，一般数字锁相环电路的仿真稳定时间是30ms，改进后的数字锁相环电路比一般的数字锁相环电路所需的相位锁定时间少了很多。
附图说明
图1是一般数字锁相环电路的框图；
图2是一般数字锁相环电路的数控振荡器的框图；
图3是本实用新型数字锁相环电路的数控振荡器的框图。
具体实施方式
下面结合附图和具体实施方式对本实用新型作进一步详细的描述。
本实用新型数字锁相环电路包括鉴相器、低通滤波器、数控振荡器、分频器。数控振荡器的输出经分频器分频后，形成反馈信号，反馈信号与参考信号在鉴相器里进行相位比较，其输出经低通滤波器的滤波作用后形成误差信号，这个误差信号含有反馈信号超前或滞后于参考信号的信息，它会调整数控振荡器，使数控振荡器的输出朝着使误差信号减小的方向变化(即使反馈信号的相位滞后或超前参考信号的相位)，即构成了一个负反馈环。
图3为本实用新型数字锁相环电路的数控振荡器的框图。数控振荡器包括加法器23、输入寄存器28、累加寄存器29、在加法器23和累加寄存器29之间起保持作用的选择器24、选择器辅助电路25；此外还包括第二加法器、第二选择器、参考信号上升沿捕捉电路。加法器23的输出端与选择器24的输入端相连接，选择器24的输出端与累加寄存器29的D端相连接，选择器24的选择端接收来自选择器辅助电路25的信号。选择器辅助电路25包括与门251、255、非门252、选择器253、插入寄存器254。误差信号等于1时代表反馈信号相位超前参考信号相位，等于0时代表反馈信号相位滞后参考信号相位(若误差信号等于0代表相位超前，等于1代表相位滞后，则在进入与门251之前应增加一反相器)。与门251能够生成插入使能信号，插入使能信号只在参考信号上升沿时有效或无效，此时反馈信号超前参考信号则有效，否则无效。当插入使能信号有效时，在时钟信号的上升沿选择器辅助电路25使插入寄存器254的Q端的信号的状态反转，然后Q端信号再和插入使能信号在与门255相与，相与后提取出插入寄存器254的Q端的信号的上升沿(这个上升沿等于1时代表要插入，等于0时代表不插入)，由该上升沿控制选择器24的选择端，当插入时，选择累加寄存器29的Q端，引起空操作；当不插入时，选择加法器23，使累加寄存器29进行累加操作。非门252的输出端与选择器253的输入端相连接，选择器253的选择端与与门251的输出端相连接，选择器253的输出端与插入寄存器254的D端相连接；插入寄存器254的时钟信号与输入寄存器28、累加寄存器29的时钟信号相同。输入寄存器28、累加寄存器29、选择器辅助电路的插入寄存器254均采用D触发器；所述数控振荡器的选择器辅助电路的插入寄存器的时钟信号与数控振荡器的输入寄存器、累加寄存器的时钟信号相同。
在反馈信号超前参考信号条件下，间歇地插入空操作周期，这里的空操作指的是当时钟信号上升沿到来时，累加寄存器29的内容保持不变，而如果没有空操作，那么在每个时钟信号上升沿，加法器23把输入寄存器28的Q端、累加寄存器29的Q端输入的值相加，相加的结果如果超出了加法器23的位数，则加法器23产生溢出(即输出)，溢出的同时产生的余数保留在累加寄存器29中，如此又开始了新一轮的累加操作；相加的结果如果没超出加法器23的位数，则加法器23不产生溢出。
有了空操作，会产生什么结果呢？有了空操作，就会使累加寄存器29的内容保持不变，也就是使数控振荡器输出的周期延长一段空操作所对应的时间(一个时钟信号周期)，结果是使输出以及反馈信号的相位滞后一段时间，即在反馈信号超前参考信号条件下，间歇地插入空操作周期，实现了使数控振荡器的输出朝着使误差信号减小的方向变化的目的。反馈调节的中间结果反映在输入寄存器28内容的变化上，但这个滞后是不依赖于输入寄存器28的，因此，进行空操作时负反馈环路不起调节作用。
为什么要间歇地插入呢？负反馈环路的调节作用毕竟是主要的调节手段，间歇就是这次插入空操作，下次不插入，负反馈环路的调节作用在不插入时仍然可以起作用。
有了空操作，有什么好处呢？空操作是在条件明确的情况下，对输出相位进行了明确的、正确的调整，从而减小了相位误差；因为是间歇地插入，在紧随其后的负反馈调节时，输入寄存器28的值就能比较真实地反映相位误差。如果没有这个，输入寄存器28的值就容易矫枉过正(即不再是理想值)，引起输出相位的大幅度的抖动(振荡)。
Claims (7)
1、一种基于数控振荡器的数字锁相环电路，包括鉴相器、低通滤波器、数控振荡器、分频器，数控振荡器的输出经分频器分频后，形成反馈信号，反馈信号与参考信号在鉴相器里进行相位比较，其输出经低通滤波器的滤波作用后形成误差信号，该误差信号输入数控振荡器，其特征在于：所述数控振荡器包括输入寄存器、加法器、累加寄存器、在加法器和累加寄存器之间的选择器、选择器辅助电路；加法器的输出端与选择器的输入端相连接，选择器的输出端与累加寄存器的输入端相连接，选择器的选择端接收来自选择器辅助电路的信号，输入加法器的输出端、累加寄存器的输出端与加法器的输入端相连。
2、如权利要求1所述的数字锁相环电路，其特征在于：所述数控振荡器的累加寄存器采用D触发器，累加寄存器的D端与所述数控振荡器的选择器的输出端相连，累加寄存器的Q端与数控振荡器加法器的输入端相连。
3、如权利要求1所述的数字锁相环电路，其特征在于：所述数控振荡器的输入寄存器采用D触发器，输入寄存器的Q端与数控振荡器加法器的输入端相连。
4、如权利要求1所述的数字锁相环电路，其特征在于：所述数控振荡器的选择器辅助电路包括第一、二与门、非门、选择器、插入寄存器；第一与门能够生成插入使能信号，当插入使能信号有效时，在时钟信号的上升沿选择器辅助电路使选择器辅助电路插入寄存器、采用D触发器 的Q端的信号的状态反转，然后Q端信号再和插入使能信号在第二与门相与，相与后提取出选择器辅助电路插入寄存器的Q端的信号的上升沿，由该上升沿控制数控振荡器选择器的选择端；选择器辅助电路非门的输出端与选择器辅助电路选择器的输入端相连接，选择器辅助电路选择器的选择端与选择器辅助电路第一与门的输出端相连接，选择器辅助电路选择器的输出端与选择器辅助电路插入寄存器的D端相连接。
5、如权利要求4所述的数字锁相环电路，其特征在于：所述数控振荡器的选择器辅助电路的插入寄存器的时钟信号与数控振荡器的输入寄存器、累加寄存器的时钟信号相同。
6、如权利要求1所述的数字锁相环电路，其特征在于：若误差信号等于0代表相位超前，等于1代表相位滞后，则在进入数控振荡器第一与门之前增加一反相器。
7、如权利要求1所述的数字锁相环电路，其特征在于：第一与门能够生成插入使能信号，插入使能信号只在参考信号上升沿时有效或无效，此时反馈信号超前参考信号则有效，否则无效。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01258019 CN2520068Y (zh) | 2001-11-12 | 2001-11-12 | 基于数控振荡器的数字锁相环电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01258019 CN2520068Y (zh) | 2001-11-12 | 2001-11-12 | 基于数控振荡器的数字锁相环电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2520068Y true CN2520068Y (zh) | 2002-11-06 |
Family
ID=33666668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01258019 Expired - Lifetime CN2520068Y (zh) | 2001-11-12 | 2001-11-12 | 基于数控振荡器的数字锁相环电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2520068Y (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414826B (zh) * | 2007-10-16 | 2011-07-20 | 联发科技股份有限公司 | 数控振荡器与全数字锁相环 |
| CN101594146B (zh) * | 2008-05-29 | 2011-08-24 | 中芯国际集成电路制造(北京)有限公司 | 锁相环电路 |
| CN102651648A (zh) * | 2007-10-16 | 2012-08-29 | 联发科技股份有限公司 | 全数字锁相环 |
| CN102749574A (zh) * | 2012-07-18 | 2012-10-24 | 中国科学院微电子研究所 | 扫描测试方法及电路 |
| CN106656171A (zh) * | 2016-12-29 | 2017-05-10 | 建荣半导体（深圳）有限公司 | 一种全数字锁相环及其锁相方法 |
| CN110061738A (zh) * | 2019-04-26 | 2019-07-26 | 海光信息技术有限公司 | 一种全数字锁相环电路 |
| CN117112030A (zh) * | 2023-09-12 | 2023-11-24 | 南京微盟电子有限公司 | 一种寄存器组地址自动累加电路及应用方法 |
-
2001
- 2001-11-12 CN CN 01258019 patent/CN2520068Y/zh not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414826B (zh) * | 2007-10-16 | 2011-07-20 | 联发科技股份有限公司 | 数控振荡器与全数字锁相环 |
| CN102651648A (zh) * | 2007-10-16 | 2012-08-29 | 联发科技股份有限公司 | 全数字锁相环 |
| CN101594146B (zh) * | 2008-05-29 | 2011-08-24 | 中芯国际集成电路制造(北京)有限公司 | 锁相环电路 |
| CN102749574A (zh) * | 2012-07-18 | 2012-10-24 | 中国科学院微电子研究所 | 扫描测试方法及电路 |
| CN102749574B (zh) * | 2012-07-18 | 2014-11-12 | 中国科学院微电子研究所 | 扫描测试方法及电路 |
| CN106656171A (zh) * | 2016-12-29 | 2017-05-10 | 建荣半导体（深圳）有限公司 | 一种全数字锁相环及其锁相方法 |
| CN106656171B (zh) * | 2016-12-29 | 2020-01-03 | 建荣半导体（深圳）有限公司 | 一种全数字锁相环及其锁相方法 |
| CN110061738A (zh) * | 2019-04-26 | 2019-07-26 | 海光信息技术有限公司 | 一种全数字锁相环电路 |
| CN117112030A (zh) * | 2023-09-12 | 2023-11-24 | 南京微盟电子有限公司 | 一种寄存器组地址自动累加电路及应用方法 |
| CN117112030B (zh) * | 2023-09-12 | 2024-03-26 | 南京微盟电子有限公司 | 一种寄存器组地址自动累加电路及应用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1183676C (zh) | 具有无干扰基准切换的多输入锁相环 | |
| CN1035352C (zh) | 数字受控晶体振荡器 | |
| US5506878A (en) | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock | |
| US6587534B2 (en) | Delay lock loop with clock phase shifter | |
| CN102025276B (zh) | 一种数字控制开关电源跨时钟域控制器及其控制方法 | |
| US7759990B2 (en) | Clock switching circuit | |
| CN103905038B (zh) | 周期预计算偏斜补偿电路及其fpga片内延迟锁定环方法 | |
| CN2520068Y (zh) | 基于数控振荡器的数字锁相环电路 | |
| US20200028662A1 (en) | Clock transfer and filtering using digital clock phase information | |
| CN207720116U (zh) | 一种快速锁定的全数字延迟锁相环 | |
| US8705680B2 (en) | CDR circuit | |
| CN101446845B (zh) | 频率调节装置 | |
| US5663687A (en) | LSI with built-in clock generator-controller for operation with low power dissipation | |
| CA2254651A1 (en) | Method and apparatus for coupled phase locked loops | |
| Albertos et al. | RT control scheduling to reduce control performance degrading | |
| US6549596B1 (en) | Fully digital phase aligner | |
| US8866556B2 (en) | Phase shift phase locked loop | |
| EP0703672A2 (en) | Digital-controlled oscillator | |
| CN113541679B (zh) | 一种延迟锁定回路 | |
| US5944834A (en) | Timing analysis method for PLLS | |
| CN102647136B (zh) | 一种步进电机控制系统及方法 | |
| US7564283B1 (en) | Automatic tap delay calibration for precise digital phase shift | |
| US7076679B2 (en) | System and method for synchronizing multiple variable-frequency clock generators | |
| US5537449A (en) | Clock synchronizing circuitry having a fast tuning circuit | |
| CN1172445C (zh) | 一种能抑制时钟低频漂移的数字锁相环的实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: 518057, three, 2 Software Park, hi tech Zone, Shenzhen, Guangdong Province, three, three Patentee after: Zhongxing Integrated Circuit Design Co., Ltd., Shenzhen City Address before: Floor 9, technology innovation service center, 1 Kirin Road, Guangdong, Shenzhen, Nanshan District 518058 Patentee before: Zhongxing Integrated Circuit Design Co., Ltd., Shenzhen City |
|
| C56 | Change in the name or address of the patentee |
Owner name: GUOMING TECHNOLOGY CO., LTD. Free format text: FORMER NAME: ZHONGXING INTEGRATED CIRCUIT DESIGN CO. LTD., SHENZHEN CITY |
|
| CP03 | Change of name, title or address |
Address after: Three, three, 2 Software Park, 518057 hi tech Zone, Nanshan District hi tech Zone, Guangdong, Shenzhen Province, three Patentee after: Nationz Technologies Inc. Address before: 518057, three, 2 Software Park, hi tech Zone, Shenzhen, Guangdong Province, three, three Patentee before: Zhongxing Integrated Circuit Design Co., Ltd., Shenzhen City |
|
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20111112 Granted publication date: 20021106 |