CN2420685Y - Ic卡邮政信函邮资自动支付机 - Google Patents

Abstract

本实用新型提供一种使用IC卡支付邮资,自动打印邮戳的IC卡邮政信函邮资自动支付机。由微处理器、IC卡接口电路、PC机通信接口电路、外部程序存储器和外部数据存储器的扩展接口电路及数码显示屏接口电路组成。由微处理器控制IC卡的读写操作、与PC机的通信联系、进行邮戳防伪密码的运算、向PC机发出指令控制打印信封邮戳的个数、控制数码显示屏显示IC卡的余额面值;并根据邮戳的打印数对IC卡进行减值操作,以实现邮资的自动支付等。

Description

IC卡邮政信函邮资自动支付机

本实用新型涉及一种邮政信函计算机自动处理装置。

目前的邮政用户寄信时仍摆脱不了人工作业的方式，对于用户在邮寄大量大宗(商业)信函时，需要人工抄写信封、到邮局支付邮资或粘贴邮票，再经邮政工作人员加盖邮戳等程序，工作量大，效率低。

本实用新型的目的是提供一种使用IC卡支付邮资，集控制打印信封名址、支付邮资和自动打印邮戳等功能于一体的IC卡邮政信函邮资自动支付机。

本实用新型的技术方案，是由核心微处理器及有关接口电路组成，所说的微处理器含有产生邮戳防伪密码的算法程序，利用IC卡的存储功能进行邮资支付和控制邮戳个数的打印，由微处理器控制IC卡的读写操作、与PC机的通信联系、进行邮戳防伪密码的运算、向PC机发出指令以控制打印信封邮戳的个数、控制数码显示屏显示IC卡的余额面值等。其具体的电路由微处理器、IC卡接口电路、PC机通信接口电路、外部程序存储器和外部数据存储器的扩展接口电路以及数码显示屏接口电路组成；IC卡接口电路、PC机通信接口电路以及外部程序存储器和外部数据存储器的扩展接口电路与微处理器双向连接，数码显示屏接口电路的输入端与微处理器连接，PC机通信接口电路还用以与外接PC机的RS-232接口双向连接。

在本实用新型的一个最佳实施例中，其微处理器、IC卡接口电路、PC机通信接口电路、外部程序存储器和外部数据存储器的扩展接口电路以及数码显示屏接口电路等各部分电路之间采用以下具体连接方法：微处理器的P1口及INTO端与IC卡接口电路连接，以实现对IC卡进行操作，且用其一外部中断(低电平有效)作为检测IC卡插拔状态；微处理器的P3.0.RXD和P3.1/TXD串行通信接口与PC机通信接口电路连接，这个接口将P3.0/RXD和P3.1/TXD的TTL标准电平信号转换成标准RS-232电平信号，再与外接PC机的标准RS-232接口连接，以实现单片机与PC机的通信功能，即向PC机发送由微处理器计算出来的邮戳防伪密码和有关邮戳的其他信息；由地址锁存器、外部程序存储器和外部数据存储器组成外部程序存储器和外部数据存储器的扩展接口电路，与微处理器的P2口、P0口和相应的控制位连接，以实现程序和数据的保存：数码显示屏接口电路与微处理器的P2口与P0口相连接，IC卡的面值由数码显示屏显示。

本实用新型所提供的IC卡邮政信函邮资自动支付机，其功效特点是：可使智能IC卡技术与普通PC机相结合，控制信封上邮戳的输出打印，并自动支付邮资，由于打印邮戳时能同时打印防伪条码，该机与设在邮局的邮戳防伪密码验证机相结合，即可实现邮政用户邮寄信函(商业)的计算机自动化处理。既方便邮政用户，提高邮政用户的工作效率，减少邮政用户在邮寄大量大宗(商业)信函时必须到邮局支付现金或粘贴邮票的工作环节，同时可减少邮政工作人员的手工(或机械)加盖邮戳消票的工作量。

以下结合附图对本实用新型的实施方式作进一步的详细的说明：

图1为IC卡邮政信函邮资自动支付机的整体结构框图；

图2为IC卡邮政信函邮资自动支付机的IC卡接口电路；

图3为IC卡邮政信函邮资自动支付机的PC机通信接口电路；

图4为IC卡邮政信函邮资自动支付机的外部程序存储器和外部数据存储器的扩展接口电路；

图5为IC卡邮政信函邮资自动支付机数字显示屏接口电路；

图6为IC卡邮政信函邮资自动支付机的程序流程框图。

如图1所示，本卡邮政信函邮资自动支付机以微处理器1为核心，与IC卡接口电路2、PC机通信接口电路3、外部程序存储器和外部数据存储器的扩展接口电路4和数码显示屏接口电路5共四部分外围接口电路共同组成。

所说的微处理器1可以选择MCS-51系列单片机，其中设置有产生邮戳防伪密码的算法程序。

各部分电路的基本连接关系是：

(1)把微处理器1的P1口与IC卡接口电路2连接，以实现对IC卡进行操作，且用其一外部中断INTO(低电平有效)作为检测IC卡插拔状态。

(2)通过微处理器的P3.0/RXD和P3.1/TXD串行通信口与PC机通信接口电路3连接，这个接口电路将P3.0/RXD和P3.1/TXD的TTL标准电平信号转换成标准RS-232电平信号，再与PC机的标准RS-232接口连接，以实现单片机与PC机的通信功能。

(3)由地址锁存器、外部程序存储器和外部数据存储器组成外部程序存储器和外部数据存储器的扩展接口电路，与微处理器的P2口、P0口和相应的控制位连接，以实现程序和数据的保存。

(4)IC卡的面值显示由数码显示屏接口电路完成，直接连接在微处理器的P2口与P0口，但为了不和外部程序存储器和外部数据存储器的扩展接口电路发生地址冲突，必须经外部程序存储器和外部数据存储器的扩展接口电路中预留足够个数据存储器单元地址对相应位的数码管进行驱动控制。

所述的IC卡接口电路如图2所示：包括-IC卡座21，该卡座的引脚S1、S2与R8、R9和C1组成具有滤波电路功能的低电平有效的INTO端，连接在微处理器，即单片机的低电平有效的P3.2/INTO端；C1为操作电源引脚，通过限流电阻R1和Q1 9012、R10、R12、R13和D1组成的开关电路，与单片机的P1.1相连；引脚C2、C3、C4、C8、C7分别通过电阻R2、R3、R4、R5、R6再经IC卡接口电路的输入/输出端连接到微处理器，即单片机的P1口。

所述的PC机通信接口电路3如图3所示：有两个端口31、32，端口31连接在PC机的标准RS-232接口，另一端口32则连接在微处理器，即单片机的P3.0/RXD／RXD和P3.0/RXD/TXD；连接PC机的端口31的接点2通过由晶体管Q2和电阻R13、R14、R15、R16、二极管D2、D3、发光二极管D4组成的开关电路与另一端口32的RXD接点相连；端口31的接点3通过晶体管Q3和电阻R17、R18、R19组成的开关电路与另一端口32的TXD接点相连。

所述的外部程序存储器和外部数据存储器的扩展接口电路4如图4所示：外部程序存储器和外部数据存储器的扩展接口电路由地址锁存器41、外部程序存储器42和外部数据存储器43三个器件组成，有一个端口，它是与单片机89C52的连接端口，连接到单片机的相应位。其中

(1)接口电路中的地址锁存器41选用74LS373芯片，其输入端D0、D1、D2、D3、D4、D5、D6、D7相应连接在89C52的P0口的P0.0、P0.1、P0.2、P0.3、P0.4、P0.5、P0.6、P0.7、引脚，其输出端Q0、Q1、Q2、Q3、Q4、Q5、Q6、Q7、分别连接在程序存储器2732的低8位地址线A0、A1、A2、A3、A4、A5、A6、A7和数据存储器6116的低8位地址线A0、A1、A2、A3、A4、A5、A6、A7，其G引脚与89C52的ALE引脚相连；

(2)程序存储器42选用EPROM2732，其高4位地址线A8、A9、A10、A11相应连接在89C52P2口的P2.0、P2.1、P2.2、P2.3；其8位数据线00、01、02、03、04、05、06、07、直接与89C52的P0口的P0.0、P0.1、P0.2、P0.3、P0.4、P0.5、P0.6、P0.7、相连；另外，其OE(低电平有效)与89C52的PSEN(低电平有效)引脚相连；

(3)数据存储器43选用RAM6116，其高3位地址线A8、A9、A10相应连接在89C52的P2口的P2.0、P2.1、P2.2；其CE(低电平有效)引脚连接在P2.3；OE(低电平有效)和WE(低电平有效)引脚分别连接在89C52的P3.7/RD(低电平有效)和P3.6/WR(低电平有效)引脚：其8位数据I/0线I/00、I/01、I/02、I/03、I/04、I/05、I/06、I/07、直接与89C52的P0口的P0.0、P0.1、P0.2、P0.3、P0.4、P0.5、P0.6、P0.7、相连。

所述的数字显示屏接口电路5如图5所示：由1个BCD-7段译码驱动器、7个七段码LED数码显示器、1个3--8译码器、1个与非门、1个非门和一些限流电阻组成。它有两个端口，一个是数据线端口，连接到单片机的P0口相应位；另一个是地址线端口，连接到单片机的P2口相应位和P3.6位。其中

(1)MC14547为BCD-7段译码驱动器，内带段输出驱动器；其输入端A、B、C、D与单片机89C52的P0口的P0.0、P0.1、P0.2、P0.3连接；其输出端a、b、c、d、e、f、g分别经限流电阻后同时与7个LED数码显示器D353PK的7个段码引脚a、b、c、d、e、f、g相并连；其使能端和与非门的输出端相连；

(2)74LS138为3--8译码器，其输入端A0、A1、A2和S1与单片机89C52的P2口的P2.4、P2.5、P2.6和P2.7连接；其输出端Y0(低电平有效)、Y1(低电平有效)、Y2(低电平有效)、Y3(低电平有效)、Y4(低电平有效)、Y5(低电平有效)、Y6(低电平有效)、Y7(低电平有效)经限流电阻后分别与7个LED数码显示器D353PK的共阴极pk相并连；其S2(低电平有效)和S3(低电平有效)同时接地；

(3)与非门的一个输入端接单片机89C52的P2口的P2.7，另一个输入端和非门的输出端相连；其输出端与MC14547的使能端En(低电平有效)相连。

(4)非门的输入端与单片机89C52的P3.6相连，其输出端和与非门的一个输入端相连。

在本IC卡邮政信函邮资自动支付机的微处理器1中设置了IC卡读写操作、邮戳防伪密码运算以及与PC机通信的主程序，其程序操作流程如图6的框图所示：

(1)对系统进行初始化处理；

(2)检查是否有IC卡插入卡座，如有IC卡插入卡座则可进行下一步操作；如果没有，则返回继续检查是否有IC卡插入卡座；

(3)进行IC卡身份验证，如是属本机使用的IC卡，则可进行下一步操作；如果不是本机使用的IC卡，则返回继续检查是否有IC卡插入卡座；

(4)读取IC卡的余额，并送显示，如果余额足够的话，则可进行下一步操作；如果余额不足，则返回继续检查是否有IC卡插入卡座；

(5)计算一个邮戳防伪密码，紧接着可进行下一步操作；

(6)向PC机发送可以进行邮戳打印的通信信息，紧接着可进行下一步操作；

(7)接收PC机的打印邮戳返回通信信息，如果要打印一个邮戳，则可进行下一步操作；如果不需要打印邮戳，则返回到重新计算一个邮戳防伪密码；

(8)向PC机发送一个邮戳防伪密码和邮戳的其他信息，紧接着可进行下一步操作；

(9)根据邮资，对IC卡做一次邮资减值操作，紧接着返回到继续检查是否有IC卡插入卡座。

Claims (4)

1．一种IC卡邮政信函邮资自动支付机，其特征在于：由含有产生邮戳防伪密码算法程序的微处理器(1)、IC卡接口电路(2)、PC机通信接口电路(3)、外部程序存储器和外部数据存储器的扩展接口电路(4)和数码显示屏接口电路(5)组成；IC卡接口电路(2)、PC机通信接口电路(3)以及外部程序存储器和外部数据存储器的扩展接口电路(4)与微处理器(1)双向连接，数码显示屏接口电路(5)的输出端与微处理器(1)连接，PC机通信接口电路(3)还用以与外接PC机的RS-232接口双向连接。

2．根据权利要求1所述的IC卡邮政信函邮资自动支付机，其特征在于：微处理器(1)的P1口与INTO端与IC卡接口电路(2)连接；微处理器(1)的P3.0/RXD和P3.1/TXD串行通信接口与PC机通信接口电路(3)连接；由地址锁存器(41)、外部程序存储器(42)和外部数据存储器(43)组成外部程序存储器和外部数据存储器的扩展接口电路(4)，与微处理器(1)的P2口、P0口和相应的控制位连接，以实现程序和数据的保存；数码显示屏接口电路(5)与微处理器(1)的P2口与P0口相连接。

3．根据权利要求1所述的IC卡邮政信函邮资自动支付机，其特征在于：所说的IC卡接口电路(2)包括一IC卡座(21)，该卡座的引脚S1、S2与R8、R9和C1组成具有滤波电路功能的低电平有效的INTO端，连接在微处理器(1)的低电平有效的P3.2/INTO端；C1为操作电源引脚，通过限流电阻R1和Q1 9012、R10、R12、R13和D1组成的开关电路，与单片机的P1.1相连；引脚C2、C3、C4、C8、C7分别通过电阻R2、R3、R4、R5、R6再经IC卡接口电路的输入/输出端连接到微处理器(1)的P1口。

4．根据权利要求1所述的IC卡邮政信函邮资自动支付机，其特征在于：所说的PC机通信接口电路(3)有两个端口(31、32)，一个端口(31)连接在PC机的标准RS-232接口，另一端口(32)则连接在微处理器(1)的P3.0/RXD和P3.0/TXD；连接PC机的端口(31)的接点2通过由晶体管Q2和电阻R13、R14、R15、R16、二极管D2、D3、发光二极管D4组成的开关电路与另一端口(32)的RXD接点相连；端口(31)的接点3通过晶体管Q3和电阻R17、R18、R19组成的开关电路与另一端口(32)的TXD接点相连。

Images