CN2747631Y

CN2747631Y - 税控器

Info

Publication number: CN2747631Y
Application number: CN 200420009712
Authority: CN
Inventors: 周浩祥; 刘荣侠; 庄福昌; 张�杰; 冯鹏飞; 陈昌凡; 邓玉浩
Original assignee: Aisino Corp
Current assignee: Aisino Corp
Priority date: 2004-11-18
Filing date: 2004-11-18
Publication date: 2005-12-21
Anticipated expiration: 2014-11-18

Abstract

本实用新型为一种税控器，应用于税控收款系统中，包括有：设置于税控器主板电路上的微处理器、电源电路、存储器、日历时钟电路、串行通讯接口以及智能卡接口，该税控器通过所述的串行通讯接口连接于计算机，并与计算机进行数据交换；所述的电源电路连接于所述的微处理器，提供稳定的电源；所述的微处理器与所述的存储器双向连接，进行数据存取；所述的智能卡接口设于所述的微处理器上，所述的微处理器通过该接口与智能卡连接，并读取智能卡的信息；所述的日历时钟电路与所述的微处理器双向连接，所述的微处理器控制该日历时钟电路中的信息。可以保证数据的正确生成，以及可靠的存储和安全的传输，能满足税务机关的管理和数据核查等要求。

Description

税控器

技术领域

本实用新型涉及一种控制器，尤其是指与宿主计算机配合下实现税控功能的电子仪器。

背景技术

随着纳税制度的日益完善，税控收款机的可靠性、方便性等越来越受到业界的重视，现有的税控收款机一般是通过数据线与主机连接，由主机控制各设备实现收款、显示及打印票据的功能并通过加设税控装置实现对税控数据的管理。但是一般所加设的税控装置为税控卡，税控卡可以对每一笔交易进行管理，在进行数据交换时，需要税务管理部门通过税控卡读取，并且不能实现随时对税控数据进行查询，无法满足税务机关的管理与数据核查等要求。

发明内容

本实用新型的目的在于提供一种税控器，可以保证数据的正确生成，以及可靠的存储和安全的传输，能满足税务机关的管理和数据核查等要求。

本实用新型的另一目的在于提供一种具有自动锁定功能的税控器，保证税控收款系统的安全运行。

本实用新型的第三个目的在于提供一种具有掉电保护功能的税控器，避免税控数据的丢失。

本实用新型的目的是这样实现的：一种税控器，应用于税控收款系统中，包括有：设置于税控器主板电路上的微处理器、电源电路、存储器、日历时钟电路、串行通讯接口以及智能卡接口，该税控器通过所述的串行通讯接口连接于计算机，并与计算机进行数据交换；所述的电源电路连接于所述的微处理器，提供稳定的电源；所述的微处理器与所述的存储器双向连接，进行数据存取；所述的智能卡接口设于所述的微处理器上，所述的微处理器通过该接口与智能卡连接，并读取智能卡的信息；所述的日历时钟电路与所述的微处理器双向连接，所述的微处理器控制读取该日历时钟电路中的信息。

所述的电源电路包括电源稳压电路以及掉电检测电路，所述的电源稳压电路提供电源给所述的微处理器，所述的掉电检测电路连接于所述的微处理器与所述的电源稳压电路之间，检测掉电信号并将掉电信号传送至所述的微处理器。

所述的微处理器为SST89E564RD芯片，其指令系统与MCS-51兼容，片内设有64k存储器，用来存储税控器控制程序。

所述的智能卡接口包括税控卡接口以及用户卡接口，两接口与所述的微处理器之间采用串行总线连接，采用3.579MHZ串行时钟，并遵循ISO7816协议。

所述的税控器设有可编程电路，该电路连接于所述的微处理器以及所述的存储器，其中该可编程电路可采用EPM7128芯片，进行选址和逻辑上的控制。

所述的存储器包括静态存储器以及闪存，两存储器分别与微处理器双向连接，其中所述的静态存储器采用32k存储器62256芯片，存放程序工作单元和临时数据；所述的闪存为DAF28640芯片，存储税控数据和发票数据。

所述的日历时钟电路采用PCF8563芯片，并以串行总线接口与所述的微处理器连接。

所述的串行通讯接口通过电平转换电路连接于计算机，所述的电平转换电路采用MAX232芯片。

本实用新型的效果是显著的：由税控器和主计算机组成的税控收款机采用安全性、方便性和经济性的原则设计，并由其结构中采用的掉电侦测电路以及其自动锁定功能，使得使用本实用新型的系统能够保证数据的正确，完整，实现了使用过程中的可靠性、维修性和电磁兼容性。

附图说明

图1为本实用新型的立体图。

图2为本实用新型的组成结构框图。

图3为本实用新型的闪存电路原理图。

图4为本实用新型的微处理器的电路原理图。

图5为本实用新型的可编程电路的电路原理图。

图6为本实用新型的日历时钟电路及电平转换电路原理图。

图7为本实用新型的电源电路原理图。

具体实施方式

如图1、图2所示，本实用新型为一种税控器，应用于税控收款系统中，包括有：设置于税控器主板电路上的微处理器、电源电路、存储器、日历时钟电路、串行通讯接口以及智能卡接口，该税控器通过所述的串行通讯接口连接于计算机，并与计算机进行数据交换，本实用新型为一个在主计算机配合下实现税控功能的电子仪器；其中所述的电源电路连接于所述的微处理器，提供稳定的电源，该电源电路由电源变压器以及与之连接的电源稳压电路构成；所述的微处理器与所述的存储器双向连接，进行数据交换；所述的智能卡接口设于所述的微处理器上，所述的微处理器通过该接口与智能卡连接，并读取智能卡的信息；所述的日历时钟电路与所述的微处理器双向连接，所述的微处理器控制读取该日历时钟电路中的信息。

结合图3～图7所示的电路原理图，对本实用新型说明如下：

在本实施例中，所述的微处理器可为单片机，所述的与计算机相连接的串行通讯接口可采用单片机自带的串口，其电平转换电路可选用MAX232芯片，则本实用新型加电自检后，等待接收计算机的串口命令，所述的微处理器接收到计算机传来的命令后，首先进行命令译码，然后执行相应的命令程序，在执行过程中如未出现报警，则本实用新型的微处理器向计算机发出“OK”信息，否则本实用新型则向计算机返回报警信息，以便使用者通过计算机对本实用新型进行控制。

在本实施例中所述的微处理器为SST89E564RD芯片，该芯片的指令系统与MCS-51完全兼容，片内有64k存储器，可用来存储本实用新型税控器控制程序，在SST89E564RD之外扩展了8M flash存储器、32KSRAM、日历时钟芯片、智能卡接口、状态指示灯等电路。

本实用新型所述的智能卡接口包括税控卡接口以及用户卡接口，两接口与所述的微处理器之间采用串行总线连接，采用3.579MHZ串行时钟，并遵循IS07816协议。在使用过程中，税控收款系统通过税控器将连接于用户卡接口的用户卡中的纳税人的相关信息写入税控卡中，并通过税控卡对税控器进行初始化处理，建立税控器与税控卡之间的对应关系，使本实用新型进入正常的使用状态，其中初始化数据通过税控卡传递给税控收款机。本实用新型所述的税控器通过税控卡接口连接税控卡，所述的微处理器根据税控卡中的信息生成税控数据，对该些数据进行处理后，将税控数据分别存储在所述的存储器中以及税控卡中，通过连接于用户接口上的用户卡将税控数据安全传递到税务机关的税控收款系统中。

在本实施例中所述的存储器包括静态存储器以及闪存税控及发票存储器，两存储器与均与微处理器双向连接，其中所述的静态存储器采用32k存储器62256芯片，存放程序工作单元和临时数据；所述的闪存为DAF28640芯片，存储税控数据和发票数据，为便于管理，所述的税控数据与税控数据中的发票数据分区存放，所述的闪存可以字节访问、字访问、以及块传输，在擦除时必须擦除一块(32byte)。

本实施例中所述的税控数据指涉及税务管理的数据，即机器出厂数据，初始化数据、发票数据，日交易数据和申报数据，税务数据存放在安全的税控存储器(闪存)中，并能在系统中的宿主计算机上可以随时查询税控数据。

在税收系统中，数据传递是由税控器与税务机关的税控收款机管理系统之间的数据交换实现。本实用新型可连接税控卡以及用户卡，税控收款机通过税控卡读取税控器的初始化数据；并通过用户卡读取发票使用数据和申报数据，使用中，税控器将规定时间内的申报数据或者发票打印数据的部分内容(如：发票日期、发票号、开票类型、开票金额、税控码、原发票和保留字段等)写入用户卡中，税控收款系统对用户卡中的数据处理后更新用户卡中的监控管理信息；同时税控器读取用户卡中的监控管理信息，对机内的信息作出相应的处理。

本实用新型在未经过初始化或税控卡工作不正常时不能开发票。本实用新型具有初始化、开发票、退发票、作废发票、发票使用数据汇总、日交易汇总、申报数据写卡、修改时钟等功能。本实用新型可以由所述的微处理器实现单张发票开票金额、开票累计金额及退票累计金额的限额管理功能，使用时可通过用户卡修改税控卡上的限额。本实用新型通过税控卡设定预定申报数据或累积开票金额的设定值，如在授权期限内没有按时申报数据或累积开票金额，本实用新型的微处理器自动进入锁定的状态，实现本实用新型的自动锁定功能。

本实用新型所述的日历时钟电路采用PCF8563芯片实现，该时钟芯片采用串行总线接口与所述的微处理器连接，为确保税收的安全、可靠性，该时钟电路在初始化后由所述的微处理器控制校准，只有通过税控收款机关的授权信息才能更改。

在本实施例中，所述的电源电路另外包括有掉电检测电路，所述的掉电检测电路连接于所述的微处理器与所述的电源稳压电路之间，在本实用新型使用中突然断电的情况下，向所述的微处理器发出掉电中断，中断处理程序并将必要的数据保存到与所述微处理器双向连接的闪存中，在恢复供电时，所述的微处理器将掉电数据从所述的闪存中恢复出来，继续完成操作，保证税控存储器、发票存储器和税控卡中的数据的完整性。

另外为了可对本实用新型进行选址和逻辑上的控制，保证其保密性和集成性，所述的微处理器以及所述的存储器可连接可编程电路，其中该可编程电路可采用EPM7128芯片，以便对其进行控制。

本实用新型所述的微处理器上设有检测单元，对税控器及税控卡进行实时检测，并对计算机发出的命令及数据进行正确性的分析，一旦发生故障立即报警，并将故障或错误操作代码传给计算机。

为确保本实用新型具有电磁兼容性，本实用新型的主板上的元器件均匀分布，并在每一个芯片周围都分布有高、低频滤波电容。

综上所述，本实用新型可以保证数据的正确生成，以及可靠的存储和安全的传输，能满足税务机关的管理和数据核查等要求，可保证税控收款系统的安全运行，并避免在掉电情况下税控数据的丢失。

Claims

1、一种税控器，应用于税控收款系统中，其特征在于，包括有：设置于税控器主板电路上的微处理器、电源电路、存储器、日历时钟电路、串行通讯接口以及智能卡接口，该税控器通过所述的串行通讯接口连接于计算机，并与计算机进行数据交换；

所述的电源电路连接于所述的微处理器，提供稳定的电源；

所述的微处理器与所述的存储器双向连接，进行数据存取；

所述的智能卡接口设于所述的微处理器上，所述的微处理器通过该接口与智能卡连接，并读取智能卡的信息；

所述的日历时钟电路与所述的微处理器双向连接，所述的微处理器控制该日历时钟电路中的信息。

2、如权利要求1所述的税控器，其特征在于，所述的电源电路包括电源稳压电路以及掉电检测电路，所述的电源稳压电路提供电源给所述的微处理器，所述的掉电检测电路连接于所述的微处理器与电源稳压电路之间，检测掉电信号并将掉电信号传送至所述的微处理器。

3、如权利要求1所述的税控器，其特征在于，所述的微处理器为SST89E564RD芯片，其指令系统与MCS-51兼容，片内设有64k存储器，用来存储税控器控制程序。

4、如权利要求1或3所述的税控器，其特征在于，所述的微处理器设有一检测单元，对税控器及税控卡进行实时检测。

5、如权利要求1所述的税控器，其特征在于，所述的智能卡接口包括税控卡接口以及用户卡接口，两接口与所述的微处理器之间通过串行总线连接，通过3.579MHZ串行时钟，并遵循ISO7816协议。

6、如权利要求1所述的税控器，其特征在于，所述的税控器设有可编程电路，该电路连接于所述的微处理器以及所述的存储器，进行选址和逻辑上的控制，其中该可编程电路可采用EPM7128芯片。

7、如权利要求6所述的税控器，其特征在于，所述的存储器包括静态存储器以及闪存，两存储器分别与微处理器双向连接，其中所述的静态存储器采用32k存储器62256芯片，存放程序工作单元和临时数据；所述的闪存为DAF28640芯片，存储税控数据和发票数据。

8、如权利要求1所述的税控器，其特征在于，所述的日历时钟电路采用PCF8563芯片，并以串行总线接口与所述的微处理器连接。

9、如权利要求1所述的税控器，其特征在于，所述的串行通讯接口通过电平转换电路连接于计算机，所述的电平转换电路采用MAX232芯片。