CN221327004U - 电流基准源电路、芯片及电子设备 - Google Patents

Abstract

本实用新型公开了一种电流基准源电路、芯片及电子设备，属于集成电路技术领域，该电流基准源电路，包括第一电流镜、第二电流镜、第三电流镜和第四电流镜，第一电流镜和第二电流镜的电流输入端均与电源电压相连，第一电流镜和第二电流镜的镜像电流输出端输出的电流之间具有第一预设比例；第一NPN三极管、第二NPN三极管、第三NPN三极管、第四NPN三极管和第五NPN三极管的饱和电流之间具有第二预设比例。设置第一电流镜和第二电流镜之间输出电流的比例关系以及NPN三极管饱和电流之间的关系，形成结构简单的电流基准源电路，并且具有面积小、成本低的优点。

Description

电流基准源电路、芯片及电子设备

技术领域

本实用新型涉及集成电路技术领域，特别涉及一种电流基准源电路、芯片及电子设备。

背景技术

基准电流源电路是模拟电路设计中广泛采用的一个关键的基本模块，广泛应用于各种对性能要求比较高的模拟集成电路中，比如运算放大器、A/D转换器D/A转换器等。基准电流源电路的温度稳定性特别重要，它所输出的参考电流源必须具有低的温度系数，即低温漂，否则集成电路的性能会随温度的变化而发生变化。

传统的基准电流源电路如图1所示，带隙基准产生一个低温漂的参考电压Vref并连接到运放的正相输入端，由于运放的输入具有虚短特性，所以其负相输入端(即电阻上的电压)电压也等于Vref，图1中的R是一个零温度系数电阻，其阻值不随温度变化而变化，所以流过R的电流(同时也是流过N1和P1的电流)为：I＝Vref/R。由于Vref是低温漂的参考电压、R是零温度系数电阻，所以I也是一个低温漂的电流。两个PMOS管P1和P2组成一个电流镜，流过P2的电流等于流过P1的电流，所以从IBIAS端口输出的基准电流也将是一个低温漂电流。

图1所示的基准电流源电路传统方案，虽然能够产生一个高精度低温漂的基准电流，但是电路比较复杂，占用面积较大，成本比较高。

需要说明的是，公开于该实用新型背景技术部分的信息仅仅旨在加深对本实用新型一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

实用新型内容

本实用新型的目的在于提供一种电流基准源电路、芯片及电子设备，以解决现有方案的电路复杂、占用面积大，成本高的问题。

为解决上述技术问题，本实用新型提供一种电流基准源电路，包括第一电流镜、第二电流镜、第三电流镜和第四电流镜，所述第一电流镜和所述第二电流镜的电流输入端均与电源电压相连，且所述第一电流镜和所述第二电流镜的镜像电流输出端共接并接至所述第三电流镜的参考电流输入端，所述第一电流镜和所述第二电流镜的镜像电流输出端输出的电流之间具有第一预设比例，所述第三电流镜的镜像电流输出端用于输出基准电流；所述第四电流镜包括：

第一NPN三极管，所述第一NPN三极管的基极与集电极互连，所述第一NPN三极管的基极作为参考电流输入端，所述第一NPN三极管的基极还与所述电源电压相连；

第三NPN三极管，所述第三NPN三极管与所述第一NPN三极管的基极互连，所述第三NPN三极管的集电极与所述第一电流镜的参考电流输出端相连，所述第一NPN三极管的发射极连接第二NPN三极管的集电极；另外：

所述第三NPN三极管的发射极连接第四NPN三极管的集电极，所述第二NPN三极管的基极与所述第四NPN三极管的集电极相连，所述第四NPN三极管和所述第二NPN三极管的集电极相连，所述第二NPN三极管和第四NPN三极管的发射极均接地，所述第二电流镜的参考电流输出端与第五NPN三极管的集电极相连，所述第五NPN三极管的基极与所述第三NPN三极管相连，所述第五NPN三极管的发射极接地；

其中，所述第一NPN三极管、所述第二NPN三极管、所述第三NPN三极管、所述第四NPN三极管和所述第五NPN三极管的饱和电流之间具有第二预设比例。

优选地，所述第一NPN三极管、第二NPN三极管、第三NPN三极管、第四NPN三极管和第五NPN三极管的饱和电流之间的第二预设比例为m:1:1:n:1。

优选地，所述第一电流镜包括第一PMOS管和第二PMOS管，所述第一PMOS管和所述第二PMOS管的栅极互连，所述第一PMOS管和所述第二PMOS管的源极分别作为参考电流输入端和镜像电流输入端，连接至所述电源电压，所述第一PMOS管的漏极和栅极共接至所述第三NPN三极管的集电极，所述第二PMOS管的漏极作为镜像电流输出端。

优选地，所述第二电流镜包括第三PMOS管和第四PMOS管，所述第三PMOS管和所述第四PMOS管的栅极互连，所述第三PMOS管和所述第四PMOS管的源极分别作为参考电流输入端和镜像电流输入端，连接至所述电源电压，所述第三PMOS管的漏极和栅极共接至所述第五NPN三极管的集电极，所述第四PMOS管的漏极作为镜像电流输出端。

优选地，所述第三电流镜包括第一NMOS管和第二NMOS管，所述第一NMOS管和所述第二NMOS管的栅极互连，所述第一NMOS管的漏极和栅极互连，且栅极作为参考电流输入端，所述第一NMOS管和所述第二NMOS管的源极共接并接地，所述第二NMOS管的漏极作为镜像电流输出端。

优选地，所述第一NPN三极管的基极与集电极相接的一端还通过第一电阻与所述电源电压相连。

优选地，所述第四NPN三极管的发射极与第二电阻的第一端相连，所述第二电阻的第二端接地。

优选地，所述第五NPN三极管的发射极通过第三电阻接地。

一种芯片，包括上述的电流基准源电路。

一种电子设备，包括上述的电流基准源电路。

在本实用新型提供的电流基准源电路，通过设置第一电流镜和第二电流镜之间输出电流的比例关系，并根据第一NPN三极管npn1、第二NPN三极管npn2、第三NPN三极管npn3、第四NPN三极管npn4和第五NPN三极管npn5的饱和电流之间的第二预设比例，利用NPN三极管本身的特性以及电流镜输入输出电流之间的关系，从而在第三电流镜的镜像电流输出端IBIAS输出零温度系数的电流，且提供的电流基准源电路的结构简单、占用面积小、成本低。

本实用新型提供的芯片及电子设备与本实用新型提供的电流基准源电路属于同一实用新型构思，因此，本实用新型提供的芯片及电子设备至少具有本实用新型提供的电流基准源电路的所有优点，在此不再赘述。进一步的，利用NPN三极管本身的特性以及电流镜输入输出电流之间的关系，设置第一电流镜和第二电流镜之间输出电流的比例关系以及NPN三极管饱和电流之间的比例关系，形成结构简单的电流基准源电路，能够输出零温度系数的电流，并且具有面积小、成本低的优点。

附图说明

图1是传统的基准电流源电路图；

图2是本实用新型一实施例提供的电流基准源电路图。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的电流基准源电路、芯片及电子设备作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。应当了解，说明书附图并不一定按比例地显示本实用新型的具体结构，并且在说明书附图中用于说明本实用新型某些原理的图示性特征也会采取略微简化的画法。本文所公开的本实用新型的具体设计特征包括例如具体尺寸、方向、位置和外形将部分地由具体所要应用和使用的环境来确定。以及，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

发明人研究发现，传统电流基准电流源电路的电路复杂，占用面积大且成本高。

基于此，本实用新型实的核心思想在于，通过设置多个电流镜，以及多个NPN三极管，形成结构简单的电流基准源电路，从而输出高精度低温漂的基准电流，并且具有占用面积小、成本低的优点。

请参考图2，其为本实用新型实施例的示意图。一种电流基准源电路，包括第一电流镜、第二电流镜、第三电流镜和第四电流镜，所述第一电流镜和所述第二电流镜的电流输入端均与电源电压VDD相连，且所述第一电流镜和所述第二电流镜的镜像电流输出端共接并接至所述第三电流镜的参考电流输入端，所述第一电流镜和所述第二电流镜的镜像电流输出端输出的电流之间具有第一预设比例，所述第三电流镜的镜像电流输出端IBIAS用于输出基准电流；所述第四电流镜包括：

第一NPN三极管npn1，所述第一NPN三极管npn1的基极与集电极互连，所述第一NPN三极管npn1的基极作为参考电流输入端，所述第一NPN三极管npn1的基极还与所述电源电压VDD相连；

第三NPN三极管npn3，所述第三NPN三极管npn3与所述第一NPN三极管npn1的基极互连，所述第三NPN三极管npn3的集电极与所述第一电流镜的参考电流输出端相连，所述第一NPN三极管npn1的发射极连接第二NPN三极管npn2的集电极；

另外，所述第三NPN三极管npn3的发射极连接第四NPN三极管npn4的集电极，所述第二NPN三极管npn2的基极与所述第四NPN三极管npn4的集电极相连，所述第四NPN三极管npn4和所述第二NPN三极管npn2的集电极相连，所述第二NPN三极管npn2和第四NPN三极管npn4的发射极均接地，所述第二电流镜的参考电流输出端与第五NPN三极管npn5的集电极相连，所述第五NPN三极管npn5的基极与所述第三NPN三极管npn3相连，所述第五NPN三极管npn5的发射极接地；

其中，所述第一NPN三极管npn1、所述第二NPN三极管npn2、所述第三NPN三极管npn3、所述第四NPN三极管npn4和所述第五NPN三极管npn5的饱和电流之间具有第二预设比例。

通过设置第一电流镜和第二电流镜之间输出电流的比例关系，并根据第一NPN三极管npn1、第二NPN三极管npn2、第三NPN三极管npn3、第四NPN三极管npn4和第五NPN三极管npn5的饱和电流之间的第二预设比例，利用NPN三极管本身的特性以及电流镜输入输出电流之间的关系，从而在第三电流镜的镜像电流输出端IBIAS输出零温度系数的电流，且提供的电流基准源电路的结构简单、占用面积小、成本低。

具体的，第一NPN三极管npn1、第二NPN三极管npn2、第三NPN三极管npn3、第四NPN三极管npn4和第五NPN三极管npn5的饱和电流之间的第二预设比例为m∶1∶1∶n∶1。

在一种实施方式中，设置npn1～npn5五个npn管的面积比例为：

S_npn1∶S_npn2∶S_npn3∶S_npn4∶S_npn5＝m∶1∶1∶n∶1

进一步的，设第二NPN三极管npn2的饱和电流为Is，则npn3的饱和电流也是I_S，第一NPN三极管npn1的面积是第二NPN三极管npn2的m倍，所以第一NPN三极管npn1的饱和电流是mI_S，第四NPN三极管npn4的面积是npn1的n倍，所以第四NPN三极管npn4的饱和电流是nI_S，第五NPN三极管npn5的饱和电流是I_S。根据三极管的特性：

I_C＝I_Sexp(V_BE/V_T)

其中V_T＝kT/q，I_C为流过三极管集电极的电流，可得：

V_BE＝V_Tln(I_C/I_S)

进一步可得到图2中npn1～npn5五个npn三极管的V_BE电压如下：

因此，图中的电流I₂可以表示成：

从上式可以看出，I₂是一个正温度系数的电流。又图2中net5节点的电压可以表示为：V_net5＝V_be2+V_be3-V_be5

一般而言，三极管的V_BE和温度之间具有关系式：

其中m、E_g和q均为常数，在此不再赘述，具体可察参考文件(《Analog CMOSIntegrated Circuits》，作者Behzad Razavi,第513页，式子12.13)，基于上述关系式可得Vbe2、Vbe3、Vbe5和温度的关系：

可以理解的，net5节点的电压和温度的关系为：

如上式关系式表示的，Vnet5是个负温度系数电压，其电压值随着温度的升高而降低。图中的I₃是负温度系数电流：

它的电流值随着温度的升高而降低。由于I₂是一个正温度系数的电流，I₃是一个负温度系数电流，并根据设置的第一电流镜、第二电流镜和第三电流镜精确镜像电流，且第一电流镜和第二电流镜之间的第一预设比例，能够使得最终输出到第三电流镜的电流是一个零温度系数的电流。

具体的，所述第一电流镜包括第一PMOS管P1和第二PMOS管P2，所述第一PMOS管P1和所述第二PMOS管P2的栅极互连，所述第一PMOS管P1和所述第二PMOS管P2的源极分别作为参考电流输入端和镜像电流输入端，连接至所述电源电压VDD，所述第一PMOS管P1的漏极和栅极共接至所述第三NPN三极管npn3的集电极，所述第二PMOS管P2的漏极作为镜像电流输出端。

如图2所示，第一PMOS管P1和第二PMOS管P2构成电流镜，第二PMOS管P2的宽长比是第一PMOS管P1的α倍，所以流过第二PMOS管P2的电流是第一PMOS管P1的α倍。

具体的，所述第二电流镜包括第三PMOS管P3和第四PMOS管P4，所述第三PMOS管P3和所述第四PMOS管P4的栅极互连，所述第三PMOS管P3和所述第四PMOS管P4的源极分别作为参考电流输入端和镜像电流输入端，连接至所述电源电压VDD，所述第三PMOS管P3的漏极和栅极共接至所述第五NPN三极管npn5的集电极，所述第四PMOS管P4的漏极作为镜像电流输出端。

P4和P3组成电流镜，P4的宽长比是P3的β倍，所以流过P4的电流是P3的β倍。所以流入N1的电流可以表示成

I_N1＝αI₂+βI₃

其中，因为I₂是一个正温度系数的电流，I₃是一个负温度系数电流，所以通过设置合适的α和β的值，可以让αI₂和βI₃随温度的变化互相抵消，最终使得这两项之和的温度系数为零，即I_N1形成一个零温度系数的电流。

具体的，所述第三电流镜包括第一NMOS管N1和第二NMOS管N2，所述第一NMOS管N1和所述第二NMOS管N2的栅极互连，所述第一NMOS管N1的漏极和栅极互连，且栅极作为参考电流输入端，所述第一NMOS管N1和所述第二NMOS管N2的源极共接并接地，所述第二NMOS管N2的漏极作为镜像电流输出端IBIAS。

可以理解的，第一NMOS管N1和第二NMOS管N2组成一个电流镜，假设第二NMOS管N2的宽长比是N1的γ倍，则通过IBIAS端口输出的基准电流等于γI_N1，也是零温度系数的电流。

具体的，所述第一NPN三极管npn1的基极与集电极相接的一端还通过第一电阻R1与所述电源电压VDD相连。所述第四NPN三极管npn4的发射极与第二电阻R2的第一端相连，所述第二电阻R2的第二端接地。

具体的，所述第五NPN三极管npn5的发射极通过第三电阻R3接地。

本实用新型还提供了一种芯片，包括上述的电流基准源电路。

本实用新型还提供了一种电子设备，包括上述的电流基准源电路。

综上可见，在本实用新型实施例提供的电流基准源电路、芯片及电子设备中，通过设置第一电流镜和第二电流镜之间输出电流的比例关系，并根据第一NPN三极管npn1、第二NPN三极管npn2、第三NPN三极管npn3、第四NPN三极管npn4和第五NPN三极管npn5的饱和电流之间的第二预设比例，利用NPN三极管本身的特性以及电流镜输入输出电流之间的关系，从而在第三电流镜的镜像电流输出端IBIAS输出零温度系数的电流，电路器件面积小，成本低。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种电流基准源电路，其特征在于，包括第一电流镜、第二电流镜、第三电流镜和第四电流镜，所述第一电流镜和所述第二电流镜的电流输入端均与电源电压相连，且所述第一电流镜和所述第二电流镜的镜像电流输出端共接并接至所述第三电流镜的参考电流输入端，所述第一电流镜和所述第二电流镜的镜像电流输出端输出的电流之间具有第一预设比例，所述第三电流镜的镜像电流输出端用于输出基准电流；所述第四电流镜包括：

第一NPN三极管，所述第一NPN三极管的基极与集电极互连，所述第一NPN三极管的基极作为参考电流输入端，所述第一NPN三极管的基极还与所述电源电压相连；

第三NPN三极管，所述第三NPN三极管与所述第一NPN三极管的基极互连，所述第三NPN三极管的集电极与所述第一电流镜的参考电流输出端相连，所述第一NPN三极管的发射极连接第二NPN三极管的集电极；

另外，所述第三NPN三极管的发射极连接第四NPN三极管的集电极，所述第二NPN三极管的基极与所述第四NPN三极管的集电极相连，所述第四NPN三极管和所述第二NPN三极管的集电极相连，所述第二NPN三极管和第四NPN三极管的发射极均接地，所述第二电流镜的参考电流输出端与第五NPN三极管的集电极相连，所述第五NPN三极管的基极与所述第三NPN三极管相连，所述第五NPN三极管的发射极接地；

其中，所述第一NPN三极管、所述第二NPN三极管、所述第三NPN三极管、所述第四NPN三极管和所述第五NPN三极管的饱和电流之间具有第二预设比例。

2.如权利要求1所述的电流基准源电路，其特征在于，所述第一NPN三极管、第二NPN三极管、第三NPN三极管、第四NPN三极管和第五NPN三极管的饱和电流之间的第二预设比例为m:1:1:n:1。

3.如权利要求1所述的电流基准源电路，其特征在于，所述第一电流镜包括第一PMOS管和第二PMOS管，所述第一PMOS管和所述第二PMOS管的栅极互连，所述第一PMOS管和所述第二PMOS管的源极分别作为参考电流输入端和镜像电流输入端，连接至所述电源电压，所述第一PMOS管的漏极和栅极共接至所述第三NPN三极管的集电极，所述第二PMOS管的漏极作为镜像电流输出端。

4.如权利要求1所述的电流基准源电路，其特征在于，所述第二电流镜包括第三PMOS管和第四PMOS管，所述第三PMOS管和所述第四PMOS管的栅极互连，所述第三PMOS管和所述第四PMOS管的源极分别作为参考电流输入端和镜像电流输入端，连接至所述电源电压，所述第三PMOS管的漏极和栅极共接至所述第五NPN三极管的集电极，所述第四PMOS管的漏极作为镜像电流输出端。

5.如权利要求1所述的电流基准源电路，其特征在于，所述第三电流镜包括第一NMOS管和第二NMOS管，所述第一NMOS管和所述第二NMOS管的栅极互连，所述第一NMOS管的漏极和栅极互连，且栅极作为参考电流输入端，所述第一NMOS管和所述第二NMOS管的源极共接并接地，所述第二NMOS管的漏极作为镜像电流输出端。

6.如权利要求1所述的电流基准源电路，其特征在于，所述第一NPN三极管的基极与集电极相接的一端还通过第一电阻与所述电源电压相连。

7.如权利要求1所述的电流基准源电路，其特征在于，所述第四NPN三极管的发射极与第二电阻的第一端相连，所述第二电阻的第二端接地。

8.如权利要求1所述的电流基准源电路，其特征在于，所述第五NPN三极管的发射极通过第三电阻接地。

9.一种芯片，其特征在于，包括如权利要求1-8任一项所述的电流基准源电路。

10.一种电子设备，其特征在于，包括如权利要求1-8任一项所述的电流基准源电路。