CN221304717U - 一种led芯片 - Google Patents

Abstract

本申请公开了一种LED芯片，该LED芯片包括依次层叠的第一型半导体层、有源层、电子阻挡层和第二型半导体层，考虑到有源层中AlGaInP势垒层和GaInP势阱层构成的异质结的导带带阶很小，导致有源层中的电子容易外溢，因此，在有源层和第二型半导体层之间增加电子阻挡层，且电子阻挡层形成于有源层背离第一型半导体层的表面，电子阻挡层可以为单层电子阻挡层或超晶格电子阻挡层，用于阻挡有源层中的电子溢出，进而提高有源层的内量子效率，提升LED芯片亮度。尤其是当电子阻挡层为超晶格电子阻挡层时，应力得到释放，使得有源层的晶体质量更好，并对电子向有源层的注入起缓冲作用，进一步提升LED芯片亮度。

Description

一种LED芯片

技术领域

本申请涉及发光二极管技术领域，尤其涉及一种LED芯片。

背景技术

AlGaInP四元化合物材料广泛应用于高亮度红光发光二极管(LED，Light-Emitting Diode)及半导体激光器中，已经成为红光发光器件的主流材料。目前红黄发光二极管利用AlGaInP材料作为有源层中的势垒层材料，从而可以通过调节AlGaInP势垒层中的Al组分来改变带隙，实现有源层输出不同波段的光。但是，相比于早期使用AlGaAs材料作为势阱层和势垒层材料，AlGaInP作为势垒层材料本身也有其缺点。具体的，AlGaInP势垒层和GaInP势阱层构成的异质结的导带带阶很小，最大值约270meV，小于AlGaAs材料作为势阱层和势垒层材料时的导带带阶350meV，导致AlGaInP势垒层和GaInP势阱层组成的有源层的电子势垒相对较低，电子容易外溢，进而造成电子空穴的复合发生在pn结外，有源层的内量子效率偏低，LED芯片亮度偏低，且pn结结温升高。

实用新型内容

为解决上述技术问题，本申请实施例提供了一种LED芯片，以阻挡AlGaInP势垒层和GaInP势阱层组成的有源层中的电子溢出，进而提高有源层的内量子效率，提升LED芯片的亮度。

为实现上述目的，本申请实施例提供了如下技术方案：

一种LED芯片，包括：依次层叠的第一型半导体层、有源层、电子阻挡层和第二型半导体层；

所述有源层包括交替层叠的势阱层和势垒层，所述势阱层为GaInP层，所述势垒层为AlGaInP层；

所述电子阻挡层形成于所述有源层背离所述第一型半导体层的表面；所述电子阻挡层为单层电子阻挡层或超晶格电子阻挡层，用于阻挡所述有源层中的电子溢出。

可选的，所述电子阻挡层的势垒高度大于所述第二型半导体层的势垒高度。

可选的，所述电子阻挡层为单层电子阻挡层；

所述第二型半导体层为Al_zIn_1-zP层，所述单层电子阻挡层为Al_kIn_1-kP层，所述单层电子阻挡层与所述第二型半导体层掺杂类型相同，且k>z。

可选的，所述单层电子阻挡层的厚度d1满足：

可选的，所述电子阻挡层为超晶格电子阻挡层；

所述超晶格电子阻挡层包括周期性排布的多个超晶格单元，所述超晶格单元包括第一子层和第二子层，所述第一子层和所述第二子层均与所述第二型半导体层掺杂类型相同；

所述第一子层为Al_xIn_1-xP层，且0<x≤0.5185；所述第二子层为Al_yIn_1-yP层，且0.5732<y<1。

可选的，所述超晶格电子阻挡层中，所述超晶格单元的厚度d2满足：20nm≤d2≤100nm。

可选的，所述超晶格电子阻挡层中，所述超晶格单元中第一子层和第二子层排布的周期数n满足：3≤n≤20。

可选的，所述第一型半导体层为n型半导体层，所述第二型半导体层为p型半导体层。

可选的，所述LED芯片还包括：

位于所述第一型半导体层背离所述有源层一侧，沿背离所述有源层的方向依次层叠的电流扩展层和欧姆接触层；

位于所述第二型半导体层背离所述有源层一侧，沿背离所述有源层的方向依次层叠的过渡层和窗口层。

与现有技术相比，上述技术方案具有以下优点：

本申请实施例所提供的LED芯片，包括依次层叠的第一型半导体层、有源层、电子阻挡层和第二型半导体层，有源层包括交替层叠的势阱层和势垒层，势阱层为GaInP层，势垒层为AlGaInP层，考虑到AlGaInP势垒层和GaInP势阱层构成的异质结的导带带阶很小，导致有源层中的电子容易外溢，因此，在有源层和第二型半导体层之间增加电子阻挡层，电子阻挡层可以为单层电子阻挡层或超晶格电子阻挡层，且电子阻挡层形成于有源层背离第一型半导体层的表面，用于阻挡有源层中的电子溢出，进而提高有源层的内量子效率，提升LED芯片的亮度；同时也减少了电子空穴发生在pn结外的复合，降低pn结结温。

可选的，电子阻挡层可以为单层电子阻挡层。当第二型半导体层为Al_zIn_1-zP层时，单层电子阻挡层可以为Al_kIn_1-kP层，单层电子阻挡层与第二型半导体层掺杂类型相同，且k>z，即单层电子阻挡层的Al组分大于第二型半导体层的Al组分，使得单层电子阻挡层的势垒高度大于第二型半导体层的势垒高度，从而可以利用单层电子阻挡层阻挡有源层中的电子溢出，进而提高有源层的内量子效率，提升LED芯片的亮度。进一步可选的，单层电子阻挡层的厚度d1满足：可以在保证单层电子阻挡层对有源层中的电子外溢的阻挡效果的同时，避免单层电子阻挡层应力失配而影响有源层的晶体质量。

另一可选的，电子阻挡层可以为超晶格电子阻挡层。具体的，超晶格电子阻挡层包括周期性排布的多个超晶格单元，超晶格单元包括第一子层和第二子层，第一子层和第二子层均与第二型半导体层掺杂类型相同，第一子层为Al_xIn_1-xP层，且0<x≤0.5185，第二子层为Al_yIn_1-yP层，且0.5732<y<1，从而，通过超晶格电子阻挡层来提高势垒高度，即超晶格电子阻挡层的势垒高度大于第二型半导体层的势垒高度，有效阻挡有源层中的电子溢出，进而提高有源层的内量子效率，提升LED芯片的亮度。与此同时，通过对超晶格电子阻挡层中第一子层和第二子层的Al组分/In组分的设计，使得第一子层具有张应力，第二子层具有压应力，且第一子层的张应力和第二子层的压应力在第一子层和第二子层的交替生长过程中相互抵消，应力得到释放，进而使得超晶格电子阻挡层和有源层的晶体质量更好，减少缺陷及掺杂等造成的性能异常，改善外延片的翘曲度，并改善生产中失配及飞片等问题。并且，超晶格电子阻挡层将电子阻挡向有源层的注入过程中，还可以起到一定的缓冲作用，使得有源层中的电子和空穴数量相对平衡，进一步提高有源层中电子和空穴的复合效率，即有源层内量子效率进一步提高，进而进一步提升LED芯片的亮度。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例所提供的一种LED芯片的剖面结构示意图；

图2为本申请实施例所提供的另一种LED芯片的剖面结构示意图；

图3为在有源层和第二型半导体层之间未加入电子阻挡层时，晶圆中各LED芯片的亮度分布示意图；

图4为在有源层和第二型半导体层之间加入单层电子阻挡层时，晶圆中各LED芯片的亮度分布示意图；

图5为本申请实施例所提供的又一种LED芯片的剖面结构示意图；

图6为AlInP材料的带阶能量和晶格参数随AlInP材料中的Al组分变化而变化的关系示意图；

图7为在有源层和第二型半导体层之间加入超晶格电子阻挡层时，晶圆中各LED芯片的亮度分布示意图；

图8为在第一衬底上依次形成腐蚀截止层、欧姆接触层、电流扩展层、第一型半导体层、有源层、电子阻挡层、第二型半导体层、过渡层和窗口层后的结构示意图；

图9为将第一衬底上从腐蚀截止层至窗口层的叠层结构转移至第二衬底上，并去除第一衬底和腐蚀截止层后的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。

其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术部分所述，AlGaInP势垒层和GaInP势阱层组成的有源层的电子势垒相对较低，电子容易外溢，进而造成电子空穴的复合发生在pn结外，有源层的内量子效率偏低，LED芯片亮度偏低，且pn结结温升高。

有鉴于此，本申请实施例提供了一种LED芯片，图1示出了本申请实施例所提供的一种LED芯片的剖面结构示意图，如图1所示，该LED芯片包括依次层叠的第一型半导体层10、有源层20、电子阻挡层30和第二型半导体层40，其中，有源层20包括交替层叠的势阱层21和势垒层22，势阱层21为GaInP层，势垒层22为AlGaInP层；考虑到AlGaInP势垒层和GaInP势阱层构成的异质结的导带带阶很小，导致有源层20中的电子容易外溢，因此，在有源层20和第二型半导体层40之间增加电子阻挡层30，电子阻挡层30可以为单层电子阻挡层或超晶格电子阻挡层，且电子阻挡层30形成于有源层20背离第一型半导体层10的表面，用于阻挡有源层20中的电子溢出，进而提高有源层20的内量子效率，提升LED芯片的亮度；同时也减少了电子空穴发生在pn结外的复合，降低pn结结温；并且也保留了势垒层22为AlGaInP层的优点，即可以通过调节势垒层22中的Al组分来改变带隙，实现有源层20输出不同波段的光。

需要说明的是，在本申请实施例中，第一型半导体层10为n型半导体层，第二型半导体层40为p型半导体层。LED芯片具体工作时，第二型半导体层40相对于第一型半导体层10为正向电压，在电场及扩散作用下，第一型半导体层10中的电子进入有源层20，第二型半导体层40中的空穴进入有源层20，电子和空穴在有源层20中复合发光，而电子从有源层20中的外溢主要发生在有源层20靠近第二型半导体层40一侧，因此，在有源层20和第二型半导体层40之间增加电子阻挡层30用于阻挡有源层20中的电子溢出。

还需要说明的是，电子阻挡层30形成于有源层20背离第一型半导体层10的表面，即电子阻挡层30位于有源层20靠近第二型半导体层40的表面，也即电子阻挡层30在有源层20靠近第二型半导体层40的一侧与有源层20表面接触，从而可以有效阻挡有源层20中的电子溢出。

可以理解的是，电子阻挡层30的势垒高度需大于第二型半导体层40的势垒高度，从而当电子从有源层20向靠近第二型半导体层40一侧溢出时，可以被电子阻挡层30有效阻挡。

可选的，如图2所示，电子阻挡层30可以为单层电子阻挡层31。

发明人研究发现，当第二型半导体层40为Al_zIn_1-zP层时，单层电子阻挡层31可以为Al_kIn_1-kP层，即单层电子阻挡层31的材料可以和第二型半导体层40的材料相同，但是，如果单层电子阻挡层31(Al_kIn_1-kP层)中的Al组分k小于或者等于第二型半导体层40层(Al_zIn_1-zP层)中的Al组分z，则在有源层20和第二型半导体层40之间增加的单层电子阻挡层31对有源层20中电子溢出的阻挡效果有限；而当单层电子阻挡层31(Al_kIn_1-kP层)中的Al组分k大于第二型半导体层40层(Al_zIn_1-zP层)中的Al组分z时，即k>z，则在有源层20和第二型半导体层40之间增加的单层电子阻挡层31对有源层20中电子溢出的阻挡效果较好，这是因为，当单层电子阻挡层31(Al_kIn_1-kP层)中的Al组分k大于第二型半导体层40层(Al_zIn_1-zP层)中的Al组分z时，单层电子阻挡层31的势垒高度大于第二型半导体层40的势垒高度，从而可以利用单层电子阻挡层31阻挡有源层20中的电子溢出，进而提高有源层20的内量子效率，提升LED芯片的亮度。

可以理解的是，在有源层20和第二型半导体层40之间增加的单层电子阻挡层31需和第二型半导体层40掺杂类型相同，即第二型半导体层40为p型掺杂的Al_zIn_1-zP层，在有源层20和第二型半导体层40之间增加的单层电子阻挡层31为p型掺杂的Al_kIn_1-kP层，且k>z。

具体的，在有源层20生长结束后，且在第二型半导体层40生长前，可采用金属有机化合物气相沉积(MOCVD)的方法生长得到单层电子阻挡层31。

发明人还研究发现，在有源层20和第二型半导体层40之间增加的单层电子阻挡层31的厚度受到应力匹配的限制，可选的，如图2所示，单层电子阻挡层31的厚度d1需满足：这是因为，在实际应用中，由第一型半导体层10、有源层20、单层电子阻挡层31和第二型半导体层40组成的叠层结构通常生长于GaAs衬底上，其中，第一型半导体层10通常为n型Al_mIn_1-mP层，第二型半导体层40通常为p型Al_zIn_1-zP层，如果单层电子阻挡层31(Al_kIn_1-kP层)的厚度过大，则可能会出现应力失配，导致靠近单层电子阻挡层31的有源层部分的晶体质量不好，进而影响有源层的内量子效率；如果单层电子阻挡层31(Al_kIn_1-kP层)的厚度过小，则可能对有源层中的电子外溢的阻挡效果有限，因此，单层电子阻挡层31的厚度d1满足：可以在保证单层电子阻挡层31对有源层20中的电子外溢的阻挡效果的同时，避免单层电子阻挡层31应力失配而影响有源层20的晶体质量。

作为验证，图3示出了在有源层20和第二型半导体层40之间未加入电子阻挡层时，晶圆中各LED芯片的亮度分布示意图，可以看到，未在有源层20和第二型半导体层40之间加入电子阻挡层时，晶圆中LED芯片的整体亮度偏暗，且位于晶圆边缘的LED芯片的亮度更低，晶圆中心的LED芯片亮度约3mW，具体晶圆中不同功率的LED芯片的占比情况如表1所示，其中，晶圆中总共的LED芯片的颗数为369418。

表1未加入电子阻挡层时，晶圆中不同功率的LED芯片的占比情况

功率IV(mV)	LED芯片颗数	不同功率LED芯片的占比
			0	11841	3.21％
1	7929	2.15％
			2	34030	9.21％
3	314898	85.24％
			4	718	0.19％
5	2	0.00％
			6	0	0.00％

作为对比，图4示出了在有源层20和第二型半导体层40之间增加电子阻挡层30(具体为单层电子阻挡层31)后，晶圆中各LED芯片的亮度分布示意图，可以看到，在有源层20和第二型半导体层40之间加入单层电子阻挡层31后，晶圆中LED芯片的整体亮度得到提升，晶圆中心的LED芯片亮度可达到4mW，具体晶圆中不同功率的LED芯片的占比情况如表2所示，其中，晶圆中总共的LED芯片的颗数为363439。

表2加入单层电子阻挡层后，晶圆中不同功率的LED芯片的占比情况

功率IV(mV)	LED芯片颗数	不同功率LED芯片的占比
			0	5101	1.40％
1	3117	0.86％
			2	4304	1.18％
3	17684	4.87％
			4	113360	31.19％
5	219867	60.50％
			6	6	0.00％

由上述结果可以看到，相比于未在有源层20和第二型半导体层40之间加入电子阻挡层时，在有源层20和第二型半导体层40之间加入单层电子阻挡层31后，由于单层电子阻挡层31对有源层20中的电子外溢的阻挡作用，使得有源层20的内量子效率得以提升，进而使得晶圆中LED芯片的整体亮度得以提升。

不过，发明人也发现，对比图3和图4可以看到，在有源层20和第二型半导体层40之间加入单层电子阻挡层31后，使得晶圆边缘部分的LED芯片的亮度仍偏低，且晶圆上存在失配线条，说明在有源层20和第二型半导体层40之间加入的单层电子阻挡层31仍存在应力失配的问题，这是因为单层电子阻挡层31只有单方向生长的应力而导致的。

进一步地，发明人提出了电子阻挡层30可以为超晶格电子阻挡层的解决方案，下面进行具体说明。

图5示出了当电子阻挡层为超晶格电子阻挡层时，本申请实施例所提供的一种LED芯片的剖面结构示意图，如图5所示，该LED芯片包括依次层叠的第一型半导体层10、有源层20、电子阻挡层30和第二型半导体层40；电子阻挡层30为超晶格电子阻挡层32，具体的，超晶格电子阻挡层32包括周期性排布的多个超晶格单元320，超晶格单元320包括第一子层321和第二子层322，第一子层321为Al_xIn_1-xP层，且0<x≤0.5185；第二子层322为Al_yIn_1-yP层，且0.5732<y<1。

可以理解的是，在本实施例中，在有源层20和第二型半导体层40之间增加超晶格电子阻挡层32，且超晶格电子阻挡层32包括交替层叠的第一子层321和第二子层322，从而可以通过超晶格电子阻挡层32来提高势垒高度，即超晶格电子阻挡层32的势垒高度大于第二型半导体层40的势垒高度，有效阻挡有源层20中的电子溢出，进而提高有源层20的内量子效率，提升LED芯片的亮度。

需要说明的是，对于AlInP材料来说，其Al组分或In组分不同，对应的AlInP材料的带阶能量和晶格参数也不同，图6示出了AlInP材料的带阶能量和晶格参数随AlInP材料中的Al组分变化而变化的关系示意图，从图6可以看到，当AlInP材料中的Al组分小于一定值后，AlInP材料的晶格参数小于GaAs材料的晶格参数，此时在GaAs衬底上生长AlInP层时，AlInP层具有张应力；当AlInP材料中的Al组分大于一定值后，AlInP材料的晶格参数大于GaAs材料的晶格参数，此时在GaAs衬底上生长AlInP层时，AlInP层具有压应力。

在本实施例中，通过对超晶格电子阻挡层32中第一子层321和第二子层322的Al组分(或In组分)的设计，具体的，第一子层321为Al_xIn_1-xP层，且0<x≤0.5185；第二子层322为Al_yIn_1-yP层，且0.5732<y<1，使得第一子层321具有张应力，第二子层322具有压应力，且第一子层321的张应力和第二子层322的压应力在第一子层321和第二子层322的交替生长过程中相互抵消，应力得到释放，进而使得超晶格电子阻挡层32和有源层20的晶体质量更好，减少缺陷及掺杂等造成的性能异常，改善外延片的翘曲度，并改善生产中失配及飞片等情况。

并且，超晶格电子阻挡层32将电子阻挡后向有源层20的注入过程中，还可以起到一定的缓冲作用，使得有源层20中的电子和空穴数量相对平衡，进一步提高有源层20中电子和空穴的复合效率，即有源层20内量子效率得以进一步提高，进而进一步提升LED芯片的亮度。

具体的，在有源层20生长结束后，且在第二型半导体层40生长前，采用金属有机化合物气相沉积(MOCVD)的方法交替生长第一子层321和第二子层322，从而得到由交替层叠的第一子层321和第二子层322构成的超晶格电子阻挡层32。

类似于前述单层电子阻挡层31需和第二型半导体层40掺杂类型相同，在本实施例中，超晶格电子阻挡层32，具体为第一子层321和第二子层322，需和第二型半导体层40掺杂类型相同，即第二型半导体层40和超晶格电子阻挡层32中的第一子层321及第二子层322均为p型掺杂。

需要说明的是，在本实施例中，第二型半导体层40也可以为Al_zIn_1-zP层，并且，由于超晶格电子阻挡层32本身结构对有源层20中的电子外溢的阻挡作用，超晶格电子阻挡层32中的第一子层321和第二子层322的Al组分并不一定要大于第二型半导体层40的Al组分，增大了设计的自由度。

可选的，如图5所示，超晶格电子阻挡层32中，超晶格单元320的厚度d2满足：20nm≤d2≤100nm，但本申请对此并不做限定，具体视情况而定。

可选的，超晶格电子阻挡层32中，超晶格单元320中第一子层321和第二子层322排布的周期数n满足：3≤n≤20，但本申请对此并不做限定，具体视情况而定。

作为验证，图7示出了在有源层20和第二型半导体层40之间增加超晶格电子阻挡层32后，晶圆中各LED芯片的亮度分布示意图，可以看到，在有源层20和第二型半导体层40之间增加超晶格电子阻挡层32后，不仅晶圆中LED芯片的整体亮度得以提升，而且，晶圆边缘部分的LED芯片的亮度也得以提升，晶圆中心的LED芯片亮度已达到6mW，具体晶圆中不同功率的LED芯片的占比情况如表3所示，其中，晶圆中总共的LED芯片的颗数为362056。

表3加入超晶格电子阻挡层后，晶圆中不同功率的LED芯片的占比情况

功率IV(mV)	LED芯片颗数	不同功率LED芯片的占比
			0	1490	0.41％
1	696	0.19％
			2	526	0.15％
3	887	0.24％
			4	3657	1.01％
5	12337	3.41％
			6	342463	94.59％

并且，如图7所示，晶圆上也不存在失配线条；总体上说明在有源层20和第二型半导体层40之间加入的超晶格电子阻挡层32不仅起到阻挡有源层20中的电子外溢的作用，还使得超晶格电子阻挡层32和有源层20的晶体质量更好，进一步提高有源层20的内量子效率，从而使得LED芯片的亮度进一步提升，并减少缺陷及掺杂等造成的性能异常，改善外延片的翘曲度，改善生产中失配及飞片等情况。

在上述任一实施例的基础上，可选的，在本申请的一些实施例中，如图8所示，LED芯片除包括依次层叠的第一型半导体层10、有源层20、电子阻挡层30和第二型半导体层40外，还包括：

位于第一型半导体层10背离有源层20一侧，沿背离有源层20的方向依次层叠的电流扩展层50和欧姆接触层60；

位于第二型半导体层40背离有源层20一侧，沿背离有源层20的方向依次层叠的过渡层70和窗口层80。

具体的，第一型半导体层10可以为n型Al_mIn_1-mP层，电流扩展层50可以为n型AlGaInP层，欧姆接触层60可以为n型GaAs层；第二型半导体层40为p型Al_zIn_1-zP层，窗口层80可以为p型GaP层。

在实际应用中，从欧姆接触层60至窗口层80组成的叠层通常生长在GaAs衬底(图中第一衬底100)上，为了晶格匹配，如图8所示，在GaAs衬底上形成欧姆接触层60之前，会先形成腐蚀截止层90，具体的，腐蚀截止层90可以为n型GaInP层，从而得到位于GaAs衬底上由腐蚀截止层90、欧姆接触层60、电流扩展层50、第一型半导体层10、有源层20、电子阻挡层30、第二型半导体层40、过渡层70以及窗口层80构成的叠层结构，后续如图9所示，从窗口层80一侧，将该叠层结构键合在另一衬底(图中第二衬底200，如蓝宝石衬底)上，并去除GaAs衬底以及腐蚀截止层90，再制备p电极和n电极即得到反极性LED芯片。其中，电流扩展层50还可以做粗化处理，以利于出光。

本申请实施例还提供了一种LED芯片的制备方法，该LED芯片的制备方法包括：

S100：如图8所示，提供第一衬底100，第一衬底100可以为GaAs衬底。

S200：如图8所示，在第一衬底100一侧依次形成第一型半导体层10、有源层20、电子阻挡层30和第二型半导体层40；

可选的，在形成第一型半导体层10之前，该LED芯片的制备方法还包括：

S300：如图8所示，在第一衬底100一侧依次形成腐蚀截止层90、欧姆接触层60和电流扩展层50。

进而，在电流扩展层50背离第一衬底100一侧依次形成第一型半导体层10、有源层20、电子阻挡层30和第二型半导体层40之后；该LED芯片的制备方法还包括：

S400：如图8所示，在第二型半导体层40背离有源层20一侧依次形成过渡层70和窗口层80。

至此，在第一衬底100上形成从腐蚀截止层90至窗口层80的叠层结构，进而，该LED芯片的制备方法还包括：

S500：如图9所示，提供第二衬底200，第二衬底20如蓝宝石衬底，从窗口层80一侧，将从腐蚀截止层90至窗口层80的叠层结构键合至第二衬底200上，并去除第一衬底100和腐蚀截止层90。

在此基础上，再形成与欧姆接触层60电连接的第一电极，以及与窗口层80电连接的第二电极，得到反极性LED芯片。

在本申请实施例中，如图1所示，有源层20包括交替层叠的势阱层21和势垒层22，势阱层21为GaInP层，势垒层22为AlGaInP层；

如图1和图8所示，电子阻挡层30形成于有源层20背离第一型半导体层10的表面，即电子阻挡层30位于有源层20靠近第二型半导体层40的表面，也即电子阻挡层30在有源层20靠近第二型半导体层40的一侧与有源层20表面接触；电子阻挡层30为单层电子阻挡层31(如图2所示)或超晶格电子阻挡层32(如图5所示)，用于阻挡有源层20中的电子溢出。

需要说明的是，在第一衬底100上可以采用金属有机化合物气相沉积(MOCVD)的方法依次外延生长腐蚀截止层90、欧姆接触层60、电流扩展层50、第一型半导体层10、有源层20、电子阻挡层30、第二型半导体层40、过渡层70和窗口层80。

由于LED芯片的各膜层的材料、掺杂类型以及作用已在前述各实施例中进行了详细地阐述，此处不再赘述。

本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种LED芯片，其特征在于，包括：依次层叠的第一型半导体层、有源层、电子阻挡层和第二型半导体层；

所述有源层包括交替层叠的势阱层和势垒层，所述势阱层为GaInP层，所述势垒层为AlGaInP层；

所述电子阻挡层形成于所述有源层背离所述第一型半导体层的表面；所述电子阻挡层为单层电子阻挡层或超晶格电子阻挡层，用于阻挡所述有源层中的电子溢出。

2.根据权利要求1所述的LED芯片，其特征在于，所述电子阻挡层的势垒高度大于所述第二型半导体层的势垒高度。

3.根据权利要求2所述的LED芯片，其特征在于，所述电子阻挡层为单层电子阻挡层；

所述第二型半导体层为Al_zIn_1-zP层，所述单层电子阻挡层为Al_kIn_1-kP层，所述单层电子阻挡层与所述第二型半导体层掺杂类型相同，且k>z。

4.根据权利要求1所述的LED芯片，其特征在于，所述单层电子阻挡层的厚度d1满足：

5.根据权利要求2所述的LED芯片，其特征在于，所述电子阻挡层为超晶格电子阻挡层；

所述超晶格电子阻挡层包括周期性排布的多个超晶格单元，所述超晶格单元包括第一子层和第二子层，所述第一子层和所述第二子层均与所述第二型半导体层掺杂类型相同；

所述第一子层为Al_xIn_1-xP层，且0<x≤0.5185；所述第二子层为Al_yIn_1-yP层，且0.5732<y<1。

6.根据权利要求5所述的LED芯片，其特征在于，所述超晶格电子阻挡层中，所述超晶格单元的厚度d2满足：20nm≤d2≤100nm。

7.根据权利要求5所述的LED芯片，其特征在于，所述超晶格电子阻挡层中，所述超晶格单元中第一子层和第二子层排布的周期数n满足：3≤n≤20。

8.根据权利要求1-7任一项所述的LED芯片，其特征在于，所述第一型半导体层为n型半导体层，所述第二型半导体层为p型半导体层。

9.根据权利要求1-7任一项所述的LED芯片，其特征在于，所述LED芯片还包括：

位于所述第一型半导体层背离所述有源层一侧，沿背离所述有源层的方向依次层叠的电流扩展层和欧姆接触层；

位于所述第二型半导体层背离所述有源层一侧，沿背离所述有源层的方向依次层叠的过渡层和窗口层。