CN221263816U - 一种高精度超宽带无线时钟同步的电路系统 - Google Patents

Abstract

本实用新型涉及一种高精度超宽带无线时钟同步的电路系统。所述电路系统包括：超宽带模块、频率合成器模块、时钟相位测量单元、晶振时钟模块以及套片芯片。超宽带模块包括传输单元和内部计数器，内部计数器通过SPI接口与套片芯片连接，用于接收时钟同步信号后同步套片芯片的脉冲信号与频率合成器模块的标准频率脉冲信号的时钟。传输单元与内部计数器串行连接，用于测量时间同步数据的误差，并输出时钟同步信号至内部计数器。晶振时钟模块、套片芯片与超宽带模块串行连接，套片芯片、频率合成器模块与时钟相位测量单元并行连接，从而实现高精度超宽带通信的时钟同步，提高电路的稳定性，降低硬件维修成本。

Description

一种高精度超宽带无线时钟同步的电路系统

技术领域

本实用新型涉及电路设计领域，特别是涉及一种高精度超宽带无线时钟同步的电路系统。

背景技术

利用空间多路复用来提高信道容量和提供诸如飞行时间定位等服务的下一代无线系统，在高精度同步中，时钟稳定性和传播延迟都会引入重大的误差源，在科学实验和使用协作多天线技术的下一代无线系统中通常需要达到这种时钟同步水平。例如，目前的无线系统可以使用多输入多输出(MIMO)天线阵列从多个天线发射独立且单独编码的数据信号，用于波束成型或帮助协同接收微弱的上行链路信号。纳秒精确时间同步最常见的形式来自全球定位系统(GPS)信号，但是GPS信号不能轻易穿透建筑物，并且在城市环境中经常因多路径而失真，目前最好的有线时间同步解决方案，如精确时间协议(PTP)可以实现低至25ns的精度，但这些接入点需要整个网络的导线和昂贵的交换机。

传统MIMO天线位于具有精心构造的延迟路径的单个设备上，通过紧密的时钟同步，可以将MIMO技术应用于多个空间上分离的基站。特别是在覆盖受到小区间干扰限制的情况下，这有可能极大地提高无线覆盖和频谱效率。时间同步协议存在五个主要的误差来源：(1)发送时间；(2)传播时间；(3)接收时间；(4)驻留延迟；(5)时钟不稳定性。协同MIMO(C-MIMO)方法已经被应用于户外蜂窝服务，虽然加上可访问的传播感知时间同步，这种方法可以应用于飞蜂窝和其他室内环境中的高速无线，但是时间戳数据包时，抖动和偏移会导致发送和接收时序误差，驻留延迟是由于在构造数据包之后将消息放入缓冲区而导致的，在像网络时间协议(NTP)这样的消息传递协议中，大多数误差都与来回消息传递时间不对称有关。传播时间是信号在空中或通过像电线或光纤之类的介质传播时所产生的延迟。

一纳秒相当于光传播大约30厘米所需要的时间，100纳秒的偏移可能仅仅是30米的距离差，精确时间协议(PTP)使用硬件级时间戳来估计网络信号的传播时间。由于与锁定噪声信道中的前同步码相关的定时误差，导致在无线通信电路系统进行高精度时钟同步是非常困难的，并且时钟不稳定性是振频率误差的结果，导致误差会随着温度或晶体老化等物理特性的变化而变化，使得硬件维修成本明显增高。

实用新型内容

基于此，有必要针对上述问题，提供一种高精度超宽带无线时钟同步的电路系统。

一种高精度超宽带无线时钟同步的电路系统，所述电路系统包括：

超宽带模块、频率合成器模块、时钟相位测量单元、晶振时钟模块以及套片芯片。

超宽带模块包括传输单元和内部计数器，内部计数器通过SPI接口与套片芯片连接，用于接收时钟同步信号后同步套片芯片的脉冲信号与频率合成器模块的标准频率脉冲信号的时钟。

传输单元与内部计数器串行连接，用于测量时间同步数据的误差，并输出时钟同步信号至内部计数器。

频率合成器模块通过SPI接口与套片芯片连接，用于校准晶振时钟模块发送的低频时钟信号的相位，并输出标准频率脉冲信号。

时钟相位测量单元通过SPI接口与套片芯片通信连接，用于接收套片芯片输出的超宽带脉冲信号与频率合成器模块输出的标准频率脉冲信号，并输出脉冲信号与标准频率脉冲信号的时钟相位差至套片芯片。

晶振时钟模块、套片芯片与超宽带模块串行连接，晶振时钟模块用于将产生的低频时钟信号分别发送至频率合成器模块与套片芯片。

套片芯片、频率合成器模块与时钟相位测量单元并行连接。

在其中一个实施例中，超宽带模块用于在与套片芯片输出的脉冲信号与所述频率合成器模块输出的标准频率脉冲信号的时钟相位同步异常时产生复位信号发送至套片芯片。

在其中一个实施例中，传输单元包括模拟前端与数字接收器，模拟前端与数字接收器串联，用于扩大套片芯片的脉冲信号与标准频率脉冲信号的时间戳信息，并发送时间同步数据至数字接收器。数字接收器与内部技术器串联，数字接收器用于测量时间同步数据的误差，并输出时钟同步信号至内部计数器。

在其中一个实施例中，内部计数器包括电源管理、SPI接口与状态控制模块，状态控制模块通过SPI接口接收复位信号和时钟同步信号，用于同步脉冲信号的时钟信息，并通过SPI接口回传至套片芯片。

在其中一个实施例中，超宽带模块由若干个DW1000无线收发器集成。

在其中一个实施例中，套片芯片包括ARM处理器与FPGA模块，ARM处理器内置时钟同步算法模块，用于接收复位信号和时钟同步信号启动高精度超宽带通信。FPGA模块用于将产生的脉冲信号发送至超宽带模块和时钟相位测量单元。

在其中一个实施例中，套片芯片为xilinx ZYNQ。

在其中一个实施例中，晶振时钟模块为O23B-ESBD模块。

上述高精度超宽带无线时钟同步的电路系统，时钟相位测量、超宽带模块、频率合成器以及套片芯片并行连接，通过超宽带模块通过SPI接口同步内部时钟信号与套片芯片产生的脉冲信号的时钟信息，同时频率合成器通过SPI接口与套片芯片进行通信，将内部时钟信号的频率校对为最优功率效能对应的标准频率脉冲信号。加之，时钟相位测量单元通过SPI接口与套片芯片进行通信，以此测量标准频率脉冲信号与套片芯片生成的外部脉冲信号的相位差，从而实现高精度超宽带通信的时钟同步，提高电路的稳定性，降低硬件维修成本。

附图说明

图1为本实用新型一实施例中的高精度超宽带无线时钟同步的电路原理示意图；

图2为本实用新型一实施例中的超宽带模块的电路原理示意图；

图3为本实用新型一实施例中超宽带模块的外部同步接口示意图。

附图标记说明：

超宽带模块100；时钟相位测量单元200；频率合成器模块300；晶振时钟模块400；套片芯片500。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似改进，因此本实用新型不受下面公开的具体实施例的限制。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

参阅图1，图1示出了本实用新型一实施例中的一种高精度超宽带无线时钟同步的电路系统的电路原理示意图，高精度超宽带无线时钟同步的电路系统包括：超宽带模块100、时钟相位测量单元200、频率合成器模块300、晶振时钟模块400以及套片芯片500。

超宽带模块100由若干个DW1000无线收发器集成，采用SYNC总线通过SPI接口与套片芯片500通信连接，用于接收到通过SYNC总线传输的时钟同步信号后，同步套片芯片500的脉冲信号与频率合成器模块300的38.4MHz标准频率脉冲信号的时钟，以及测量时间同步数据的误差，并输出时钟同步信号至套片芯片500。

时钟相位测量单元200通过SPI接口与套片芯片500通信连接，时钟相位测量单元200用于测量套片芯片500输出的PPS信号与频率合成器模块300输入的下一个38.4MHz标准频率脉冲信号的时钟相位差，并回传相位差至套片芯片500。

频率合成器模块300通过SPI接口与套片芯片500通信连接，用于补偿内部10MHz低频时钟信号与脉冲信号的时钟相位差。

晶振时钟模块400与套片芯片500电联，用于将内部10MHz低频时钟信号的频率扩大4倍后馈送至套片芯片500。

套片芯片500包括ARM处理器和FPGA芯片，

晶振时钟模块400、套片芯片500与超宽带模块100串行连接。

套片芯片500、频率合成器模块300与时钟相位测量单元200并行连接。

具体的，套片芯片500选用xilinx ZYNQ的核心板为ZYNQ7020，超宽带模块100装载UWB通信系统，时钟相位测量单元200为TDC7200，晶振时钟模块400为O23B-ESBD模块。

通电后，晶振时钟模块400输出时钟的频率范围为5.00MHz～100.00MHz，时钟短期稳定度5E-12/S。该模块用于输出一个10MHz信号。晶振时钟的10MHz输出连接到德州仪器的LMX2561低抖动频率合成器和主ARM处理器上的硬件计数器。频率合成器模块300用于将10MHz信号转换为38.4MHz信号，从而可以驱动UWB无线电和其他相关子系统。另外，该LMX2561包含一个分数锁相环(PLL)，可以编程产生从10M Hz到1344M Hz之间的任何频率，并且相位噪声非常低。在缺乏可调谐时钟源(如CSAC)的系统中，PLL也可用于调谐传入时钟信号。将锁相环引入时钟系统会导致输出信号相对于其他信号的绝对相位信息丢失。虽然稳定的PPLs信号会引入一个相位偏移，但是该相位偏移在锁相过程中保持不变，PLL可以利用这种现象来测量和补偿误差。

进一步地，ARM处理器ZYNQ7020分为PS端、PL端，其中，PS集成了两个ARM Cortex-A9处理器，AMBA互连，内部存储器，外部储器接口和外设。这些外设主要包括_USB总线接口、以太网接口、SD/_SDIO接口、_I2C总线接口、_CAN总线接口、_UART接口、GPIO等。

另外，DW1000 UWB无线通信模块能够通过对作为消息前导码一部分的脉冲流进行等效时间采样，以15.6ps的分辨率对数据包的到达进行时间戳。DW1000的内部计数器以64GHz递增或确定性地触发无线电传输。DW1000内置一条同步SYNC线，可用于重置内部的40位计数器。此同步输入可用于重置无线电消息的系统时基。同步引脚只会在驱动无线电的I/O子系统的38.4M Hz时钟的下一个上升沿被读取，除非驱动同步线的信号源与38.4M Hz相位对齐，否则会引入最高达26ns的误差。该模块将SYNC信号线连接的ZYNQ7020的GPIO接口，当电路处于高电平时有效，可编程输出控制信号以在适当的时机重置时基。由于UWB可以使脉冲在时间上极窄，从而在频率上很宽，可以获取高精度的时间戳信息。

进一步地，脉冲信号和时钟有一个未知的达到26ns时间离散的相位偏移，可以通过时间相位测量单元(CPMU)预装的TDC7200时间数字转换器使用相位测量子系统，确定PPS输入和下一个38.4M Hz时钟沿之间的相位误差，以此测量PPS信号和PLL输出之间的相位差来减小误差。ARM处理器接收到相位误差后，修正DW1000输出的时钟同步信号的时间戳到几纳秒以内。ARM处理器重启后再计算一次，可以对超宽带时钟同步系统中接收到的时间戳中以静态偏移进行消除。在超宽带时钟同步系统外部执行CPMU测量，并通过串行方式将相位误差反馈给主ARM处理器。

结合图2所示，图2示出了本实用新型一实施例中的超宽带模块100的电路原理示意图，其中，超宽带模块100的电路包括数字收发器、时钟发生器、模拟接收器、模拟发射器、天线、电源管理与主控接口/SPI。天线、模拟接收器、数字收发器与模拟发射器串联后形成闭合回路。时钟发送器用于产生时钟信号。

具体的，通电后，电源管理模块输出5V的电信号为数字收发器与主控接口/SPI两个模块供电，同时时钟发生器产生时钟信号，并将时钟信号同步至模拟接收器、模拟发射器和数字收发器。

进一步地，模拟接收器接收天线发送过来的射频信号后，用于将射频信号转化为数字信号发送至数字收发器。数字收发器用于测量时间同步数据的误差，输出时钟同步信号，将该信号通过DAC转化为校正时钟后的模拟射频信号，并通过主控接口/SPI将时钟同步信号的数据及时钟同步指令传输至处理器和FPGA的套片芯片500中。模拟发射器接收模拟射频信号，用于传输至天线进行同步校正。

结合图3所示，图3示出了本实用新型一实施例中的超宽带模块100的外部同步接口示意图。SYNC输入引脚必须与EXTCLK引脚上提供的外部38.4MHz频率参考时钟源同步。SYNC输入引脚在EXTCLK引脚的上升沿采样，为SYNC输入提供了一个公共参考点，用于同步DW1000和实现高分辨率位置估计所需的精度。当多个DW1000由相同的参考时钟和外部SYNC信号驱动时，或者多个驱动的信号是同步的，其内部时基可以非常精确地同步。在SYNC信号置位时，产生DW1000 125MHz系统时钟的时钟PLL分频器将被复位，以确保系统时钟与异38.4MHz外部时钟之间存在确定的相位关系，由此可以快速同步无线节点PPS信号与内部转换模块的频率信号的时钟信息的外部同步功能。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种高精度超宽带无线时钟同步的电路系统，其特征在于，所述电路系统包括：

超宽带模块、频率合成器模块、时钟相位测量单元、晶振时钟模块以及套片芯片；

所述超宽带模块包括传输单元和内部计数器，所述内部计数器通过SPI接口与所述套片芯片连接，用于接收时钟同步信号后同步所述套片芯片的脉冲信号与所述频率合成器模块的标准频率脉冲信号的时钟信息；

所述传输单元与所述内部计数器串行连接，用于测量时间同步数据的误差，并输出所述时钟同步信号至所述内部计数器；

所述频率合成器模块通过SPI接口与所述套片芯片连接，用于校准所述晶振时钟模块发送的低频时钟信号的相位，并输出标准频率脉冲信号；

所述时钟相位测量单元通过SPI接口与所述套片芯片通信连接，用于接收所述套片芯片输出的超宽带脉冲信号与所述频率合成器模块输出的标准频率脉冲信号，并输出所述脉冲信号与标准频率脉冲信号的时钟相位差至所述套片芯片；

所述晶振时钟模块、所述套片芯片与所述超宽带模块串行连接，所述晶振时钟模块用于将产生的低频时钟信号分别发送至所述频率合成器模块与所述套片芯片；

所述套片芯片、所述频率合成器模块与所述时钟相位测量单元并行连接。

2.根据权利要求1所述的高精度超宽带无线时钟同步的电路系统，其特征在于，所述超宽带模块用于在与所述套片芯片输出的脉冲信号与所述频率合成器模块输出的标准频率脉冲信号的时钟相位同步异常时产生复位信号发送至所述套片芯片。

3.根据权利要求1所述的高精度超宽带无线时钟同步的电路系统，其特征在于，所述传输单元包括模拟前端与数字接收器，所述模拟前端与所述数字接收器串联，用于扩大所述套片芯片的脉冲信号与所述标准频率脉冲信号的时间戳信息，并发送时间同步数据至所述数字接收器；

所述数字接收器与所述内部计数器串联，所述数字接收器用于测量所述时间同步数据的误差，并输出时钟同步信号至所述内部计数器。

4.根据权利要求1所述的高精度超宽带无线时钟同步的电路系统，其特征在于，所述内部计数器包括电源管理、SPI接口与状态控制模块，所述状态控制模块通过SPI接口接收复位信号和时钟同步信号，用于同步所述脉冲信号的时钟信息，并通过SPI接口回传至所述套片芯片。

5.根据权利要求1所述的高精度超宽带无线时钟同步的电路系统，其特征在于，所述超宽带模块由若干个DW1000无线收发器集成。

6.根据权利要求1所述的高精度超宽带无线时钟同步的电路系统，其特征在于，所述套片芯片包括ARM处理器与FPGA模块，所述ARM处理器内置时钟同步算法模块，用于接收复位信号和时钟同步信号启动高精度超宽带通信；

所述FPGA模块用于将产生的所述脉冲信号发送至所述超宽带模块和所述时钟相位测量单元。

7.根据权利要求1所述的高精度超宽带无线时钟同步的电路系统，其特征在于，所述套片芯片为xilinx ZYNQ。

8.根据权利要求1所述的高精度超宽带无线时钟同步的电路系统，其特征在于，所述晶振时钟模块为O23B-ESBD模块。