CN221057425U - 双效发光芯片及电子设备 - Google Patents

Abstract

本申请涉及一种双效发光芯片及电子设备，双效发光芯片包括基底层和反射层，反射层设置于基底层之上；双效发光芯片还包括第一芯片和第二芯片，第一芯片和第二芯片设置于反射层的远离基底层的一侧，并分别与反射层连接；其中，第一芯片和第二芯片位于同一平面，且第一芯片和第二芯片之间设置有隔离缝隙；隔离缝隙内设置电极层，分别与第一芯片和第二芯片连接。本申请中的第一芯片和第二芯片位于同一平面并列叠设于反射层，集成度高，电流能够更加均匀地分布在整个芯片表面，提高了整个光输出效率。

Description

双效发光芯片及电子设备

技术领域

本申请涉及半导体技术领域，尤其涉及一种双效发光芯片及电子设备。

背景技术

发光二极管(Light Emitting Diode，简称为LED)，是一种常用的发光器件，通过电子与空穴复合释放能量发光，被广泛应用在照明、显示以及通信等领域。

常见的双效发光芯片包括垂直型芯片(Vertical Electrode LED Chip)、正装型芯片(Conventional/Horizontal Electrode LED Chip)和倒装型芯片(Flip ElectrodeLED Chip)等。

但是，上述双效发光芯片的结构形式已经无法满足需求，上述结构形式不便于集成或者光输出效率较差。因此，亟待开发一种新的芯片结构形式。

实用新型内容

本申请提供了一种双效发光芯片及电子设备，形成层叠式结构的双效发光芯片，优化了封装结构，具有较高的光输出效率以及可靠性。

第一方面，本申请提供了一种双效发光芯片，包括基底层和反射层，所述反射层设置于所述基底层之上；

所述双效发光芯片还包括第一芯片和第二芯片，所述第一芯片和所述第二芯片设置于所述反射层的远离所述基底层的一侧，并分别与所述反射层连接；

其中，所述第一芯片和所述第二芯片位于同一平面，且所述第一芯片和所述第二芯片之间设置有隔离缝隙；

所述隔离缝隙内设置电极层，分别与所述第一芯片和所述第二芯片连接。

在一种可能的实现方式中，所述第一芯片包括第一正型区、第一负型区以及第一电极引出单元；

第一负型区、所述第一正型区以及所述第一电极引出单元沿所述基底层的厚度方向依次层叠于所述反射层；

其中，所述第一电极引出单元在所述基底层的正投影面积小于所述第一负型区和/或所述第一正型区在所述基底层的正投影面积。

在一种可能的实现方式中，所述第一负型区的厚度为45nm-55nm，第一正型区的厚度为45nm-55nm，第一电极引出单元的厚度为3μm-5μm。

在一种可能的实现方式中，所述第二芯片包括第二正型区、第二负型区以及第二电极引出单元；

所述第二正型区、第二负型区以及所述第二电极引出单元沿所述基底层的厚度方向依次层叠于所述反射层；

其中，所述第二电极引出单元在所述基底层的正投影面积小于所述第二负型区和/或所述第二正型区在所述基底层的正投影面积。

在一种可能的实现方式中，所述第二负型区的厚度为45nm-55nm，第二正型区的厚度为45nm-55nm，第二电极引出单元的厚度为3μm-5μm。

在一种可能的实现方式中，所述反射层包括反射本体、第三引出电极以及第四引出电极，所述第三引出电极和第四引出电极设置于所述反射本体的靠近所述基底层的一侧；其中，所述第三引出电极与所述第一芯片对应，所述第四引出电极与所述第二芯片对应；

所述第三引出电极和所述第四引出电极分别内嵌于所述反射本体内，使所述第三引出电极的表面和所述第四引出电极的表面与所述反射本体的表面平齐；其中，所述反射层的厚度为90nm-110nm。

在一种可能的实现方式中，所述电极层包括电极本体以及粘接层，所述电极本体通过所述粘接层分别与所述第一芯片和所述第二芯片连接；

其中，所述电极本体由银或氧化铟锡制成。

在一种可能的实现方式中，所述电极层的宽度为3μm-5μm。

在一种可能的实现方式中，所述基底层由铝氧化物或者含硅材料制成。

第二方面，本申请提供了一种电子设备，包括如上所述的双效发光芯片；其中，所述双效发光芯片被设置为倒装设置或正装设置。

本申请实施例提供的上述技术方案与现有技术相比具有如下优点：

本申请实施例提供的双效发光芯片及电子设备，第一芯片和第二芯片位于同一平面并列叠设于反射层，集成度高，电流能够更加均匀地分布在整个芯片表面，提高了整个光输出效率。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1为本申请实施例提供的一种双效发光芯片的结构示意图；

图2为本申请实施例提供的一种双效发光芯片的截面图。

附图标记说明：

1、基底层；2、反射层；21、反射本体；22、第三引出电极；23、第四引出电极；3第一芯片；31、第一正型区；32、第一负型区；33、第一电极引出单元；4、第二芯片；41、第二正型区；42、第二负型区；43、第二电极引出单元；5、电极层。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。

为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的相对位置关系或运动情况，这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“下方”、“上面”、“上方”、“前”、“后”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。例如，如果在图中的装置发生了位置翻转或者姿态变化或者运动状态变化，那么这些方向性的指示也相应的随着变化，例如：描述为“在其它元件或者特征下面”或者“在其它元件或者特征下方”的元件将随后定向为“在其它元件或者特征上面”或者“在其它元件或者特征上方”。因此，示例术语“在……下方”可以包括在上和在下的方位。装置可以另外定向(旋转90度或者在其它方向)并且文中使用的空间相对关系描述符相应地进行解释。

相关技术中，正装形式虽然具有较高的光输出效率和可靠性，但是不便于集成和封装。倒装形式便于集成和封装，但光输出效率和可靠性相对较低。垂直型芯片中的电流分布不均匀，影响芯片的性能。

为了解决相关技术中的电流不均匀、光输出效率不佳以及不便于集成的技术问题，本申请提供了一种双效发光芯片，包括基底层和反射层，反射层设置于基底层之上；双效发光芯片还包括第一芯片和第二芯片，第一芯片和第二芯片设置于反射层的远离基底层的一侧，并分别与反射层连接；其中，第一芯片和第二芯片位于同一平面，且第一芯片和第二芯片之间设置有隔离缝隙；隔离缝隙内设置电极层，分别与第一芯片和第二芯片连接。本申请中的双效发光芯片集成度高，电流能够更加均匀地分布在整个芯片表面，提高了整个光输出效率。

图1为本申请实施例提供的一种双效发光芯片的结构示意图；图2为本申请实施例提供的一种双效发光芯片的截面图。

在一些示例性实施例中，如图1、图2所示，一种双效发光芯片，可以应用至照明领域中，形成LED灯。双效发光芯片可以具有以不同方式布置的多种不同的半导体层，可以发射出多种不同的颜色。

双效发光芯片包括基底层1和反射层2，反射层2设置于基底层1之上。基底层1比如为导电性、半导电性材料或者绝缘材料等，其比如为铝氧化物或者含硅材料制成。其中，含硅材料由于储量丰富、安全无毒、对环境无害等优点，被广泛应用。且硅为天然绝缘体，可通过加热形成二氧化硅绝缘层，防止半导体漏电现象，同时，可以省去表面沉积多层绝缘体步骤，降低制造成本。

基底层1的横截面可以为圆形或者矩形等其他形状，具体以实际情况为准。本申请中均以圆形为示例进行解释说明。基底层1可以利用电子束刻蚀技术将外延片加工为圆形。

如图1、图2所示，双效发光芯片还包括第一芯片3和第二芯片4，第一芯片3和第二芯片4设置于反射层2的远离基底层1的一侧，并分别与反射层2连接。反射层2可以反射第一芯片3和第二芯片4中的光，提高LED灯的亮度。其中，第一芯片3和第二芯片4的外边缘与反射层2的外边缘平齐，使得其在基底层1的正投影面积接近于反射层2在基底层1的正投影面积，尽可能增加反射率，充分利用每一丝光源。

第一芯片3和第二芯片4位于同一平面，以保证第一芯片3和第二芯片4位于同一高度。第一芯片3和第二芯片4之间设置有隔离缝隙，以形成不同的分区，实现了双效发光芯片的结构。

如图1、图2所示，隔离缝隙内设置电极层5，分别与第一芯片3和第二芯片4连接，以实现双效发光芯片的正常功能。其中，电极层5比如包括电极本体以及粘接层，电极本体通过粘接层分别与第一芯片3和第二芯片4连接。电极本体由银或氧化铟锡制成。电极层5是由电极本体粘接层混合掺杂而成。电极层5的宽度比如可以为3μm-5μm，具体为4μm。

在本实施例中，如图1、图2所示，第一芯片3包括第一正型区31、第一负型区32以及第一电极引出单元33。第一负型区32、第一正型区31以及第一电极引出单元33沿基底层1的厚度方向依次层叠于反射层2。

其中，第一电极引出单元33在基底层1的正投影面积小于第一负型区32和/或第一正型区31在基底层1的正投影面积。

第一正型区31比如是p-type掺杂区域，第一负型区32比如是n-type掺杂区域。第一正型区31和第一负型区32采用机械打磨、蚀刻、平坦化等进行处理成型。

第一电极引出单元33比如是P型GaN，其采用生长的方式形成于第一正型区31的表面。

其中，第一负型区的厚度比如可以为45nm-55nm，具体为50nm。第一正型区的厚度比如可以为45nm-55nm，具体为50nm。第一电极引出单元的厚度比如可以为3μm-5μm，具体为4μm。

在本实施例中，如图1、图2所示，第二芯片4包括第二正型区41、第二负型区42以及第二电极引出单元43。第二正型区41、第二负型区42以及第二电极引出单元43沿基底层1的厚度方向依次层叠于反射层2。

其中，第二电极引出单元43在基底层1的正投影面积小于第二负型区42和/或第二正型区41在基底层1的正投影面积。

第二正型区41比如是p-type掺杂区域，第二负型区42比如是n-type掺杂区域。第二正型区41和第二负型区42采用机械打磨、蚀刻、平坦化等进行处理成型。

第二电极引出单元43比如是N型GaN，其采用生长的方式形成于第一正型区31的表面。

其中，第二负型区42的厚度比如可以为45nm-55nm，具体为50nm。第二正型区41的厚度比如可以为45nm-55nm，具体为50nm。第二电极引出单元43的厚度比如可以为3μm-5μm，具体为4μm。

在本实施例中，如图1、图2所示，反射层2包括反射本体21、第三引出电极22以及第四引出电极23。第三引出电极22和第四引出电极23设置于反射本体21的靠近基底层1的一侧，第三引出电极22与第一芯片3的对应，第三引出电极22比如是N型GaN，与第一芯片3的第一电极引出单元33相应，实现连通。第四引出电极23与第二芯片4对应，第四引出电极23比如是P型GaN，与第二电极引出单元43相应，实现连通。

第三引出电极22和第四引出电极24分别内嵌于反射本体21内，使第三引出电极22的表面和第四引出电极24的表面与反射本体21的表面平齐，保证外观上的平整性，避免反射层2与基底层1之间出现缝隙。其中，反射层2的厚度比如可以为90nm-110nm，反射层2的具体厚度为100nm。

本申请还提供一种电子设备，包括如上述任一个实施例中的双效发光芯片。其中，双效发光芯片可以被设置为倒装设置或正装设置。

双效发光芯片是电流通过其引出电极将电子注入n-type掺杂区域，电子与p-type掺杂区域内的空穴结合，在两个掺杂区域的接触位置形成p-n结，并发出能量。当发出的能量和光能量接近时，则会有光辐射发出，完成了从电子到光子的转化，双效发光芯片进而发光。

其中，双效发光芯片的发光颜色取决于n-type掺杂区域和p-type掺杂区域中的半导体材料的种类和电子注入的能量大小，具体以实际情况为准。

双效发光芯片划分两个及以上的块状区域，高温状态下，先对每个区域的外延结构进行加工生长，当生长完成，则相邻的两个区域之间通过微细缝隙隔离，电极引出电源设置于每个芯片的表面以及反射层的表面。同时，利用导电材料填充其缝隙，实现连接，形成了一种层叠式结构的双效发光芯片。

本申请中可以先生长P型GaN以及N型GaN的结构，再用银浆或其他导电材料(ITO)将电极与块状区域连接，避免Ag和ITO高温下出现扩散的现象，避免污染设备和机台。

本申请中的双效发光芯片能够提高LED灯的亮度和发光效率，且电流可以加均匀地分布在整个芯片表面，减少了热点的产生，提升双效发光芯片的性能。

同时，本申请中的双效发光芯片相较于相关技术中的正装型芯片、倒装型芯片以及垂直型芯片，更加轻薄。相关技术中的正装型芯片的厚度至少为204.55μm，倒装型芯片的厚度至少为84.6μm，垂直型芯片的厚度至少为105.55μm，而本申请中的双效发光芯片，其厚度＜30μm，有效缩小双效发光芯片的封装体积。

本申请中的双效发光芯片中第一芯片和第二芯片可以同时发光，也可以各自发光。双效发光芯片可以正装设置，也可以倒装设置，使用不受场景限制，能够实现两个方向上发出光线方式，从而扩大芯片的有效发光面积。

本申请中的双效发光芯片可以适用于正装芯片、倒装芯片和垂直型芯片的所有应用场景。

应理解的是，文中使用的术语仅出于描述特定示例实施方式的目的，而无意于进行限制。除非上下文另外明确地指出，否则如文中使用的单数形式“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”、“含有”以及“具有”是包含性的，并且因此指明所陈述的特征、步骤、操作、元件和/或部件的存在，但并不排除存在或者添加一个或多个其它特征、步骤、操作、元件、部件、和/或它们的组合。文中描述的方法步骤、过程、以及操作不解释为必须要求它们以所描述或说明的特定顺序执行，除非明确指出执行顺序。还应当理解，可以使用另外或者替代的步骤。

尽管可以在文中使用术语第一、第二、第三等来描述多个元件、部件、区域、层和/或部段，但是，这些元件、部件、区域、层和/或部段不应被这些术语所限制。这些术语可以仅用来将一个元件、部件、区域、层或部段与另一区域、层或部段区分开。除非上下文明确地指出，否则诸如“第一”、“第二”之类的术语以及其它数字术语在文中使用时并不暗示顺序或者次序。因此，以下讨论的第一元件、部件、区域、层或部段在不脱离示例实施方式的教导的情况下可以被称作第二元件、部件、区域、层或部段。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种双效发光芯片，其特征在于，包括基底层和反射层，所述反射层设置于所述基底层之上；

所述双效发光芯片还包括第一芯片和第二芯片，所述第一芯片和所述第二芯片设置于所述反射层的远离所述基底层的一侧，并分别与所述反射层连接；

其中，所述第一芯片和所述第二芯片位于同一平面，且所述第一芯片和所述第二芯片之间设置有隔离缝隙；

所述隔离缝隙内设置电极层，分别与所述第一芯片和所述第二芯片连接。

2.根据权利要求1所述的双效发光芯片，其特征在于，所述第一芯片包括第一正型区、第一负型区以及第一电极引出单元；

第一负型区、所述第一正型区以及所述第一电极引出单元沿所述基底层的厚度方向依次层叠于所述反射层；

其中，所述第一电极引出单元在所述基底层的正投影面积小于所述第一负型区和/或所述第一正型区在所述基底层的正投影面积。

3.根据权利要求2所述的双效发光芯片，其特征在于，所述第一负型区的厚度为45nm-55nm，第一正型区的厚度为45nm-55nm，第一电极引出单元的厚度为3μm-5μm。

4.根据权利要求1所述的双效发光芯片，其特征在于，所述第二芯片包括第二正型区、第二负型区以及第二电极引出单元；

所述第二正型区、第二负型区以及所述第二电极引出单元沿所述基底层的厚度方向依次层叠于所述反射层；

其中，所述第二电极引出单元在所述基底层的正投影面积小于所述第二负型区和/或所述第二正型区在所述基底层的正投影面积。

5.根据权利要求4所述的双效发光芯片，其特征在于，所述第二负型区的厚度为45nm-55nm，第二正型区的厚度为45nm-55nm，第二电极引出单元的厚度为3μm-5μm。

6.根据权利要求1所述的双效发光芯片，其特征在于，所述反射层包括反射本体、第三引出电极以及第四引出电极，所述第三引出电极和第四引出电极设置于所述反射本体的靠近所述基底层的一侧；其中，所述第三引出电极与所述第一芯片对应，所述第四引出电极与所述第二芯片对应；

所述第三引出电极和所述第四引出电极分别内嵌于所述反射本体内，使所述第三引出电极的表面和所述第四引出电极的表面与所述反射本体的表面平齐；其中，所述反射层的厚度为90nm-110nm。

7.根据权利要求1所述的双效发光芯片，其特征在于，所述电极层包括电极本体以及粘接层，所述电极本体通过所述粘接层分别与所述第一芯片和所述第二芯片连接；

其中，所述电极本体由银或氧化铟锡制成。

8.根据权利要求7所述的双效发光芯片，其特征在于，所述电极层的宽度为3μm-5μm。

9.根据权利要求1所述的双效发光芯片，其特征在于，所述基底层由铝氧化物或者含硅材料制成。

10.一种电子设备，其特征在于，包括如权利要求1-9任一项所述的双效发光芯片；其中，所述双效发光芯片被设置为倒装设置或正装设置。