CN220914223U - 封装结构 - Google Patents

Abstract

本申请涉及一种封装结构，包括：第一芯片结构，具有第一导电端口；第一绝缘层，覆盖第一芯片结构；第一互连结构，覆盖第一绝缘层，且贯穿第一绝缘层而连接第一导电端口，其中，第一导电端口位于第一芯片结构朝向第一绝缘层的一侧。本申请的封装结构通过在第一芯片结构上形成第一绝缘层，且在第一绝缘层内形成第一通孔，并使得第一互连结构通过第一通孔而贯穿第一绝缘层而连接第一导电端口，避免了制备高铜柱以及制备硅通孔的工艺，更为简单的完成了垂直互连。同时，第一芯片结构避免了导电柱以及焊球的使用。

Description

封装结构

技术领域

本申请涉及半导体制造技术领域，特别是涉及一种封装结构。

背景技术

随着半导体技术的发展，晶圆级封装(wafer level package，WLP)因其具有更小的封装体积、更高的集成度、更好的电性能以及热性能等优势，逐步取代传统封装，被广泛应用于智能手机、平板电脑、智能手表以及汽车电子等领域。

垂直互连技术作为晶圆级封装的重要组成部分，其可以将封装结构中的多个层次的电子器件进行互连，使得电子器件间的电路信号具有更高速度、更高可靠性以及更高密度的传输。

传统的垂直互连结构可以采用硅通孔工艺以及高铜柱工艺进行制备，但是硅通孔工艺存在制造难度大、生产成本高等问题；制备高铜柱存在成本高、可靠性弱以及可扩展性低的问题。

实用新型内容

基于此，有必要提供能够更为简单的实现垂直互连的一种封装结构。

为了实现上述目的，本申请提供了一种封装结构，包括：

第一芯片结构，具有第一导电端口；

第一绝缘层，覆盖所述第一芯片结构；

第一互连结构，覆盖所述第一绝缘层，且贯穿所述第一绝缘层而连接所述第一导电端口，

其中，所述第一导电端口位于所述第一芯片结构朝向所述第一绝缘层的一侧。

上述封装结构通过在第一芯片结构上形成第一绝缘层，且在第一绝缘层内形成第一通孔，并使得第一互连结构通过第一通孔而贯穿所述第一绝缘层而连接所述第一导电端口，避免了制备高铜柱以及制备硅通孔的工艺，更为简单的完成了垂直互连。同时，第一芯片结构不需要导电柱或者焊球。

在其中一个实施例中，所述封装结构还包括：

衬底，位于所述第一芯片结构远离所述第一绝缘层的一侧。

在其中一个实施例中，所述第一芯片结构包括：

第一芯片，位于所述衬底的正面或背面；

第二芯片，位于所述第一芯片远离所述衬底的一侧，所述第二芯片暴露所述第一芯片的第一导电端口。

在其中一个实施例中，所述第一绝缘层覆盖所述第一芯片以及所述第二芯片，所述第一互连结构连接所述第一芯片的第一导电端口以及所述第二芯片的第一导电端口。

在其中一个实施例中，所述封装结构还包括：

第二芯片结构，具有第二导电端口，且所述第二芯片结构位于所述第一芯片结构远离所述第一绝缘层的一侧；

第二绝缘层，覆盖所述第二芯片结构；

第二互连结构，覆盖所述第二绝缘层，且贯穿所述第二绝缘层而连接所述第二导电端口；

其中，所述第二导电端口位于所述第二芯片结构朝向所述第二绝缘层的一侧。

在其中一个实施例中，所述第二芯片结构远离所述第二绝缘层的一侧连接所述第一芯片结构远离所述第一绝缘层的一侧。

在其中一个实施例中，所述封装结构还包括衬底，所述衬底位于所述第一芯片结构与所述第二芯片结构之间。

在其中一个实施例中，所述第二芯片结构包括：

第三芯片，位于所述第一芯片结构远离所述第一绝缘层的一侧；

第四芯片，位于所述第三芯片远离所述第一芯片结构的一侧，所述第四芯片暴露所述第三芯片的第二导电端口。

在其中一个实施例中，所述第一互连结构、所述第二互连结构采用金属材料。

在其中一个实施例中，衬底包括第三互连结构，所述第三互连结构连接所述第一互连结构和/或所述第二互连结构。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图5为一实施例中提供的封装结构的截面结构示意图；

图6至图8为又一实施例中提供的封装结构的截面结构示意图；

图9至图14为另一实施例中提供的封装结构的截面结构示意图。

附图标记说明：110-第一芯片结构，111-第一芯片，112-第二芯片，113-第一导电端口，120-第二芯片结构，121-第三芯片，122-第四芯片，123-第二导电端口，200-衬底，210-第三互连结构，310-第一绝缘层，311-第一通孔，320-第二绝缘层，321-第二通孔，400-第一互连结构，410-第一导电连接层，411-第一导电连接材料层，420-第一布线层，430-第一介质层，500-第二互连结构，510-第二导电连接层，511-第二导电连接材料层，530-第二介质层。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。

在一个实施例中，请参阅图5，提供一种封装结构，包括：第一芯片结构110，第一绝缘层310以及第一互连结构400。

请参阅图1，第一芯片结构110具有第一导电端口113。第一导电端口113可以位于第一芯片结构110的表面，并将第一芯片结构110同外部进行电连接。第一芯片结构110可以包括一个或者多个芯片，在此并不限制芯片的数量。

请参阅图2，第一绝缘层310覆盖第一芯片结构110，具体地，第一绝缘层310将第一导电端口113进行覆盖。第一绝缘层310将第一芯片结构110同外界隔绝，将其保护起来。作为示例，第一绝缘层310可以采用聚酰亚胺、干膜、环氧树脂以及封装材料制作而成。

第一互连结构400覆盖第一绝缘层310，且贯穿第一绝缘层310而连接第一导电端口113。作为示例，第一互连结构400可以包括第一导电连接层410以及若干第一布线层420。在此并不限制第一布线层420的数量。请参阅图3，在形成第一互连结构400时，可以首先在第一绝缘层310内形成第一通孔311，第一通孔311贯穿第一绝缘层310并暴露第一芯片结构110的第一导电端口113。在此并不限制第一通孔311形成的方式，第一通孔311的形成方式包括采用光刻胶进行显影直接开孔、采用光刻胶并进行刻蚀开孔以及激光开孔。然后，请参阅图4以及图5，在第一通孔311内形成第一导电连接层410，具体地，可以采用电镀的方式形成整面的第一导电连接材料层411，对第一导电连接材料层411进行刻蚀形成第一导电连接层410。之后，请参阅图5，可以在第一导电连接层410上形成若干第一布线层420。第一导电连接层410与第一布线层420之间以及相邻第一布线层420之间均可以设有第一介质层430，第一导电连接层410与第一布线层420之间以及相邻第一布线层420之间均可以通过位于第一介质层430内的通孔连接。

其中，第一导电端口113位于第一芯片结构110朝向第一绝缘层310的一侧。此时，以便于将第一导电端口113通过第一互连结构400与外界进行连接。

在传统的封装结构中，可以采用硅通孔工艺或者制备高铜柱完成芯片间的垂直互连。然而，硅通孔工艺存在生产成本高，制作难度大的问题；同时，制备高铜柱需要较厚的光刻胶并需要使用研磨工艺，因此成本较高，并且应用高铜柱完成垂直互连存在可靠性以及扩展性的问题。

在本实施例中，通过在第一芯片结构110上形成第一绝缘层310，且在第一绝缘层310内形成第一通孔311，并使得第一互连结构400通过第一通孔311而贯穿所述第一绝缘层310而连接所述第一导电端口113，避免了制备高铜柱以及制备硅通孔的工艺，更为简单的完成了垂直互连。同时，第一芯片结构110避免了导电柱以及焊球的使用。

在一个实施例中，封装结构还包括衬底200。

衬底200位于第一芯片结构110远离第一绝缘层310的一侧。

衬底200可以对第一芯片结构110起到支撑作用，同时，衬底200内还可以形成有互连结构，该互连结构可以同第一互连结构连接。

作为示例，衬底200可以包括第三互连结构210，第三互连结构210可以包括若干第三布线层，在此并不限制第三布线层的数量。第三布线层同与之相邻的第三布线层之间可以设置有第三介质层，同时，第三布线层同与之相邻的第三布线层之间通过位于第三介质层内的通孔进行连接。其中，最上层的第三布线层可以同第一互连结构400的第一导电连接层410进行电连接。

在一个实施例中，请参阅图5，第一芯片结构110包括第一芯片111以及第二芯片112。

第一芯片111位于衬底200的正面或背面。第二芯片112位于第一芯片111远离衬底200的一侧，第二芯片112暴露第一芯片111的第一导电端口113。具体地，当第一芯片111位于衬底200的正面时，第二芯片112也位于衬底200的正面，但其并未与衬底200表面直接接触，而是位于第一芯片111表面。第二芯片112的面积可以小于第一芯片111的面积，以便于将第一芯片111的第一导电端口113暴露。第一芯片111与第二芯片112的第一导电端口113均位于其表面，并朝向第一绝缘层310的一侧。在此并不对第二芯片112的数量做限制，第二芯片112可以是一个也可以是多个，多个第二芯片112堆叠形成在第一芯片111上，位于上层的第二芯片112暴露位于下层的第二芯片112的第一导电端口113。另外，本申请仅以包括两层芯片堆叠来举例说明，实际实现时，还可以实现多3层、4层甚至更多层的堆叠。比如，在第二芯片112的上方还可以继续放置芯片，所需满足的条件为暴露第二芯片112的导电端口，本申请对此并不做限定。

此时，第一绝缘层310覆盖第一芯片111以及第二芯片112，第一互连结构400连接第一芯片111的第一导电端口113以及第二芯片112的第一导电端口113。

在本实施例中，第一芯片结构110包括第一芯片111以及第二芯片112，二者可以堆叠设置，使得封装结构的可扩展性增加，可以在有限的面积内封装更多的芯片。

在一个实施例中，请参阅图8，封装结构还包括第二芯片结构120、第二绝缘层320以及第二互连结构500。

请参阅图6，第二芯片结构120具有第二导电端口123，且第二芯片结构120位于第一芯片结构110远离第一绝缘层310的一侧。第二导电端口123可以位于第二芯片结构120的表面，并将第二芯片结构120同外部进行电连接。第二芯片结构120可以包括一个或者多个芯片，在此并不限制芯片的数量。

第二绝缘层320覆盖第二芯片结构120，具体地，第二绝缘层320将第二导电端口123进行覆盖。第二绝缘层320将第二芯片结构120同外界隔绝，将其保护起来。第二绝缘层320可以采用聚酰亚胺、干膜、环氧树脂以及封装材料制作而成。

第二互连结构500覆盖第二绝缘层320，且贯穿第二绝缘层320而连接第二导电端口123。作为示例，第二互连结构500可以包括第二导电连接层510以及若干第二布线层。在此并不限制第二布线层的数量。在形成第二互连结构500时，请参阅图7，可以首先在第二绝缘层320内形成第二通孔321，第二通孔321贯穿第二绝缘层320并暴露第二芯片结构120的第二导电端口123。在此并不限制第二通孔321形成的方式，第二通孔321的形成方式包括采用光刻胶进行显影直接开孔、采用光刻胶并进行刻蚀开孔以及激光开孔。然后，在第二通孔321内形成第二导电连接层510，具体地，可以采用电镀的方式形成整面的第二导电连接材料层511，对第二导电连接材料层511进行刻蚀形成第二导电连接层510。之后，可以第二导电连接层510上形成若干第二布线层。第二导电连接层510与第二布线层之间以及相邻第二布线层之间均可以设有第二介质层530，第二导电连接层510与第二布线层之间以及相邻第二布线层之间均可以通过位于第二介质层530内的通孔连接。

其中，第二导电端口123位于第二芯片结构120朝向第二绝缘层320的一侧。此时，以便于将第二导电端口123通过第二互连结构500与外界进行连接。

在本实施例中，通过在第二芯片结构120上形成第二绝缘层320，且在第二绝缘层320内形成第二通孔321，并使得第二互连结构500通过第二通孔321而贯穿所述第二绝缘层320而连接所述第二导电端口123，避免了制备高铜柱以及制备硅通孔的工艺，更为简单的完成了垂直互连。同时，第二芯片结构120不需要导电柱或者焊球。第二芯片结构120与第一芯片结构110可以堆叠设置，使得封装结构的可扩展性增加，可以在有限的面积内封装更多的芯片。

在一个实施例中，请参阅图14，第二芯片结构120远离第二绝缘层320的一侧连接第一芯片结构110远离第一绝缘层310的一侧。

在形成上述封装结构时，请参阅图9至图14，可以先在衬底200上形成第一芯片结构110并覆盖第一绝缘层310。然后去除衬底200，暴露第一芯片结构110远离其第一导电端口113的一侧。将上述覆盖有第一绝缘层310的第一芯片结构110翻转，在该侧形成第二芯片结构120并覆盖第二绝缘层320。最后，再次翻转上述结构，形成第一互连结构400与第二互连结构500。

在本实施例中，第一互连结构400同第二互连结构500直接进行连接，完成封装结构的垂直互连。

在一个实施例中，封装结构还包括衬底200，衬底200位于第一芯片结构110与第二芯片结构120之间。

衬底200可以起到支撑并连接第一芯片结构110与第二芯片结构120的作用。

作为示例，衬底200可以包括第三互连结构210，第三互连结构210可以包括若干第三布线层，在此并不限制第三布线层的数量。第三布线层同与之相邻的第三布线层之间可以设置有第三介质层，同时，第三布线层同与之相邻的第三布线层之间通过位于第三介质层内的通孔进行连接。其中，最上层的第三布线层可以同第一互连结构400的第一导电连接层410进行电连接，最下层的第三布线层可以同第二互连结构500的第二导电连接层510进行电连接。

在本示例中，第一互连结构400同第二互连结构500可以通过第三互连结构210完成垂直互连。

在一个实施例中，第二芯片结构120包括第三芯片121以及第四芯片122。

第三芯片121位于第一芯片结构110远离第一绝缘层310的一侧。

第四芯片122位于第三芯片121远离第一芯片结构110的一侧，第四芯片122暴露第三芯片121的第二导电端口123。第四芯片122的面积可以小于第三芯片121的面积，以便于将第三芯片121的第二导电端口123暴露。第三芯片121与第四芯片122的第二导电端口123均位于其表面，并朝向第二互连结构500的一侧。在此并不对第四芯片122的数量做限制，第四芯片122可以是一个也可以是多个，多个第四芯片122堆叠形成在第三芯片121上，位于上层的第四芯片122暴露位于下层的第四芯片122的第二导电端口123。

在一个实施例中，第一互连结构400以及第二互连结构500可以采用金属材料。具体地，第一互连结构400的第一导电连接层410以及第一布线层420均可以采用金属材料。第二互连结构500的第二导电连接层510以及第二布线层均可以采用金属材料。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种封装结构，其特征在于，包括：

第一芯片结构，具有第一导电端口；

第一绝缘层，覆盖所述第一芯片结构；

第一互连结构，覆盖所述第一绝缘层，且贯穿所述第一绝缘层而连接所述第一导电端口，

其中，所述第一导电端口位于所述第一芯片结构朝向所述第一绝缘层的一侧；

第二芯片结构，具有第二导电端口，且所述第二芯片结构位于所述第一芯片结构远离所述第一绝缘层的一侧；

第二绝缘层，覆盖所述第二芯片结构；

第二互连结构，覆盖所述第二绝缘层，且贯穿所述第二绝缘层而连接所述第二导电端口；

其中，所述第二导电端口位于所述第二芯片结构朝向所述第二绝缘层的一侧；

所述第二互连结构连接所述第一互连结构。

2.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括：

衬底，位于所述第一芯片结构远离所述第一绝缘层的一侧。

3.根据权利要求2所述的封装结构，其特征在于，所述第一芯片结构包括：

第一芯片，位于所述衬底的正面或背面；

第二芯片，位于所述第一芯片远离所述衬底的一侧，所述第二芯片暴露所述第一芯片的第一导电端口。

4.根据权利要求3所述的封装结构，其特征在于，所述第一绝缘层覆盖所述第一芯片以及所述第二芯片，所述第一互连结构连接所述第一芯片的第一导电端口以及所述第二芯片的第一导电端口。

5.根据权利要求1所述的封装结构，其特征在于，所述第二芯片结构远离所述第二绝缘层的一侧连接所述第一芯片结构远离所述第一绝缘层的一侧。

6.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括衬底，所述衬底位于所述第一芯片结构与所述第二芯片结构之间。

7.根据权利要求1所述的封装结构，其特征在于，所述第二芯片结构包括：

第三芯片，位于所述第一芯片结构远离所述第一绝缘层的一侧；

第四芯片，位于所述第三芯片远离所述第一芯片结构的一侧，所述第四芯片暴露所述第三芯片的第二导电端口。

8.根据权利要求1所述的封装结构，其特征在于，所述第一互连结构、所述第二互连结构采用金属材料。

9.根据权利要求1或6所述的封装结构，其特征在于，衬底包括第三互连结构，所述第三互连结构连接所述第一互连结构和/或所述第二互连结构。