CN220796743U - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN220796743U
CN220796743U CN202321823236.6U CN202321823236U CN220796743U CN 220796743 U CN220796743 U CN 220796743U CN 202321823236 U CN202321823236 U CN 202321823236U CN 220796743 U CN220796743 U CN 220796743U
Authority
CN
China
Prior art keywords
chip
base island
island
electrically connected
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321823236.6U
Other languages
English (en)
Inventor
黄首杰
庞振江
洪海敏
周芝梅
温雷
卜小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Gridcom Co Ltd
Shenzhen Zhixin Microelectronics Technology Co Ltd
Original Assignee
China Gridcom Co Ltd
Shenzhen Zhixin Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Gridcom Co Ltd, Shenzhen Zhixin Microelectronics Technology Co Ltd filed Critical China Gridcom Co Ltd
Priority to CN202321823236.6U priority Critical patent/CN220796743U/zh
Application granted granted Critical
Publication of CN220796743U publication Critical patent/CN220796743U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型提供一种芯片封装结构，包括：引线框架，引线框架包括第一基岛、第二基岛和第三基岛；固定在第一基岛上的控制芯片；固定在第二基岛上的MOSFET芯片；固定在第三基岛上的HEMT芯片，MOSFET芯片与HEMT芯片电学连接；磁珠，控制芯片的第一引脚和MOSFET芯片的栅极均与磁珠电学连接；位于引线框架的一侧表面的塑封层，塑封层包封控制芯片、MOSFET芯片、HEMT芯片与磁珠。在芯片封装结构内部设置磁珠降低了HEMT芯片发生振荡的风险，提高了HEMT芯片的可靠性。

Description

芯片封装结构
技术领域
本实用新型涉及半导体封装技术领域，具体涉及一种芯片封装结构。
背景技术
作为第三代半导体材料，氮化镓(GaN)具有优异的材料特性，如禁带宽度大、击穿场强高、电子饱和漂移速率高等。GaN基电力电子器件主要以GaN基高电子迁移率晶体管(high electron mobility transistor，HEMT)为主。GaN基HEMT芯片具有高电子迁移率、耐高温、耐高压、抗辐射能力强等优越性质，可以用较少的电能消耗获得更高的运行能力，但其高功率密度和高频特性给封装技术带来极大挑战。
传统硅基芯片封装结构中寄生参数较大，而GaN基HEMT芯片在高压大电流工况下开关过程中的dv/dt和di/dt极高，导致整个电路对寄生电感寄生参数极为敏感，甚至nH量级的寄生电感都很容易使HEMT芯片发生振荡，降低了HEMT芯片的可靠性，不利于GaN基HEMT芯片的性能发挥。
发明内容
本实用新型旨在至少在一定程度上提高HEMT芯片的可靠性。
为此，本实用新型提供一种芯片封装结构，包括：引线框架，所述引线框架包括第一基岛、第二基岛和第三基岛；控制芯片，所述控制芯片固定在所述第一基岛上；MOSFET芯片，所述MOSFET芯片固定在所述第二基岛上；HEMT芯片，所述HEMT芯片固定在所述第三基岛上，所述MOSFET芯片与所述HEMT芯片电学连接；磁珠，所述控制芯片的第一引脚和所述MOSFET芯片的栅极均与所述磁珠电学连接，且所述控制芯片、所述MOSFET芯片、HEMT芯片与所述磁珠均位于所述引线框架的同侧；塑封层，所述塑封层位于所述引线框架的一侧表面，且所述塑封层包封所述控制芯片、所述MOSFET芯片、HEMT芯片与所述磁珠。
上述芯片封装结构中，磁珠对信号中的低频成分具有较高的磁导率，而对高频成分则具有较低的磁导率，因此在MOSFET芯片的栅极设置磁珠，能够使低频信号顺利通过而削弱高频信号，从而降低HEMT芯片发生栅极振铃的风险，降低了HEMT芯片发生振荡的风险，提高了HEMT芯片的可靠性。同时，磁珠与控制芯片、MOSFET芯片、HEMT芯片一同包封在塑封层内，不仅提高了芯片封装结构的集成度，还减小了外围电路布线长度，从而降低了外围布线带来的寄生电感，进一步降低了HEMT芯片发生振荡的风险，进一步提高了HEMT芯片的可靠性。
根据本实用新型的实施例，所述磁珠包括铁氧体磁珠。
根据本实用新型的实施例，所述芯片封装结构还包括第一驱动电阻，所述第一驱动电阻与所述磁珠、所述控制芯片的第一引脚、所述MOSFET芯片的栅极串联。第一驱动电阻的设置延长了MOSFET芯片的栅极电容两端电压达到其开启电压的时间，从而降低了MOSFET芯片的开启速度和关断速度，进一步降低了HEMT芯片发生振荡的风险，进而进一步提高了HEMT芯片的可靠性。
根据本实用新型的实施例，所述第一驱动电阻与所述磁珠位于所述引线框架的同侧，所述塑封层包封所述第一驱动电阻。由此，不仅提高了芯片封装结构的集成度，还减小了外围电路布线长度，从而降低了外围布线带来的寄生电感，进一步降低了HEMT芯片发生振荡的风险，进一步提高了HEMT芯片的可靠性。
根据本实用新型的实施例，所述引线框架还包括依次排布的第四基岛、第五基岛和第六基岛，所述磁珠的两端分别与所述第四基岛和所述第五基岛电学连接；所述第一驱动电阻的两端分别与所述第五基岛和所述第六基岛电学连接；所述MOSFET芯片的栅极远离所述第二基岛，所述MOSFET芯片的栅极与所述第四基岛通过第一引线连接，所述控制芯片的第一引脚与所述第六基岛通过第二引线连接。
根据本实用新型的实施例，所述第一驱动电阻的电阻值为100Ω-500Ω。由此，在有效降低HEMT芯片发生振荡的风险的同时，有利于HEMT芯片的使用。
根据本实用新型的实施例，所述芯片封装结构还包括：二极管，所述二极管的负极与所述控制芯片的第一引脚电学连接；第二驱动电阻，所述二极管的正极和所述磁珠均与所述第二驱动电阻电学连接，所述第一驱动电阻的电阻值大于所述第二驱动电阻的电阻值。由此，MOSFET芯片的栅极电容开通和关断过程中驱动信号的传输路径不同，且关断速度小于开通速度，有利于降低芯片封装结构的开关损耗，延长芯片封装结构的使用寿命。
根据本实用新型的实施例，所述二极管、所述第二驱动电阻与所述第一驱动电阻位于所述引线框架的同侧，所述塑封层包封所述二极管和所述第二驱动电阻。由此，不仅提高了芯片封装结构的集成度，还减小了外围电路布线长度，从而降低了外围布线带来的寄生电感，进一步降低了HEMT芯片发生振荡的风险，进一步提高了HEMT芯片的可靠性。
根据本实用新型的实施例，所述二极管固定在所述第六基岛的表面，所述二极管的负极朝向所述第六基岛且与所述第六基岛电学连接，所述二极管的正极远离所述第六基岛；所述引线框架还包括第七基岛，所述第七基岛位于所述第五基岛的侧部，所述第二驱动电阻的两端分别与所述第五基岛和所述第七基岛电学连接，所述二极管的正极与所述第七基岛通过第三引线连接。
根据本实用新型的实施例，所述第二驱动电阻的电阻值为10Ω～50Ω。
根据本实用新型的实施例，所述芯片封装结构还包括电容器，所述电容器与所述MOSFET芯片的源极和漏极电学连接。电容器能够吸收电压尖峰，起到吸收振荡能量的作用，电容器的设置能够进一步降低HEMT芯片发生振荡的风险，从而进一步提高了HEMT芯片的可靠性。
根据本实用新型的实施例，所述电容器与所述MOSFET芯片位于所述引线框架的同侧，所述塑封层包封所述电容器。由此，不仅提高了芯片封装结构的集成度，还减小了外围电路布线长度，从而降低了外围布线带来的寄生电感，进一步降低了HEMT芯片发生振荡的风险，进一步提高了HEMT芯片的可靠性。
根据本实用新型的实施例，所述MOSFET芯片的漏极朝向所述第二基岛且与所述第二基岛电学连接，所述MOSFET芯片的源极远离所述第二基岛；所述引线框架还包括第八基岛，所述第八基岛位于所述第二基岛的侧部，所述电容器的两端分别与所述第二基岛和第八基岛电学连接，所述MOSFET芯片的源极与所述第八基岛通过第四引线连接。
根据本实用新型的实施例，所述电容器的电容量为100pF-200pF。
根据本实用新型的实施例，所述MOSFET芯片的漏极与所述HEMT芯片的源极电学连接，所述MOSFET芯片的源极与所述HEMT芯片的栅极电学连接，所述MOSFET芯片的源极与所述控制芯片的第二引脚电学连接；所述引线框架还包括第一管脚，所述第一管脚适于外接电压，所述HEMT芯片的漏极与所述第一管脚电学连接。
根据本实用新型的实施例，所述引线框架还包括第九基岛，所述第九基岛位于所述第二基岛背离所述第三基岛的一侧；所述MOSFET芯片的漏极与所述第二基岛电学连接，所述第二基岛与所述HEMT芯片的源极通过第五引线电学连接，所述MOSFET芯片的源极与所述第九基岛通过第六引线电学连接，所述第九基岛与所述HEMT芯片的栅极通过第七引线电学连接，所述第九基岛与所述控制芯片的第二引脚通过第八引线电学连接，所述HEMT芯片的漏极与所述第一管脚通过第九引线电学连接。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的芯片封装结构的俯视图；
图2示出了图1中虚线位置的截面图；
图3示出了图1的正视图；
图4示出了图1中共源共栅级联结构的电路图；
1-引线框架；11-第一基岛；12-第二基岛；13-第三基岛；14-第四基岛；15-第五基岛；16-第六基岛；17-第七基岛；18-第八基岛；19-第九基岛；1a-第一管脚；1b-第二管脚；1c-第三管脚；1d-第四管脚；2-控制芯片；3-MOSFET芯片；4-HEMT芯片；5-磁珠；6-塑封层；7-第一驱动电阻；8-二极管；9-第二驱动电阻；10-电容器。
具体实施方式
下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。
图1示出了一种芯片封装结构的俯视图，图中未示出塑封层，两端具有圆点的直线代表各个引线，除引线端部与基岛或芯片的电极连接之外，引线的中部区域与基岛或芯片相互间隔；图2示出了图1中虚线位置的截面图；图3示出了图1的正视图。参见图1-图3，本实施例提供一种芯片封装结构，包括：
引线框架1，所述引线框架1包括第一基岛11、第二基岛12和第三基岛13；
控制芯片2，所述控制芯片2固定在所述第一基岛11上；
MOSFET芯片3，所述MOSFET芯片3固定在所述第二基岛12上；
HEMT芯片4，所述HEMT芯片4固定在所述第三基岛13上，所述MOSFET芯片3与所述HEMT芯片4电学连接；
磁珠5，所述控制芯片2的第一引脚和所述MOSFET芯片3的栅极G1均与所述磁珠5电学连接，所述MOSFET芯片3的源极S1与所述控制芯片2的第二引脚电学连接，控制芯片2可以为PWM控制芯片，第一引脚可以为DRV引脚，第二引脚可以为CS引脚；所述控制芯片2、所述MOSFET芯片3、HEMT芯片4与所述磁珠5均位于所述引线框架1的同侧，所述磁珠包括但不限于铁氧体磁珠；
塑封层6，所述塑封层6位于所述引线框架1的一侧表面，且所述塑封层6包封所述控制芯片2、所述MOSFET芯片3、HEMT芯片4与所述磁珠5。
在本实施例中，所述控制芯片2的第一引脚和所述MOSFET芯片3的栅极G1均与所述磁珠5电学连接，所述MOSFET芯片3的源极S1与所述控制芯片2的第二引脚电学连接，以形成驱动回路，控制芯片2用于提供驱动信号，来自控制芯片2的第一引脚的驱动信号经过磁珠5传输到MOSFET芯片3的栅极G1，以控制MOSFET芯片3的开通和关断。所述MOSFET芯片3与所述HEMT芯片4电学连接，形成功率回路，以实现低压常闭型器件MOSFET芯片3对高压常通型器件HEMT芯片4的控制。
上述芯片封装结构中，磁珠对信号中的低频成分具有较高的磁导率，而对高频成分则具有较低的磁导率，因此在MOSFET芯片的栅极G1设置磁珠，能够使低频信号顺利通过而削弱高频信号，从而降低HEMT芯片发生栅极振铃的风险，进而降低了HEMT芯片发生振荡的风险，提高了HEMT芯片的可靠性。
需要理解的是，当磁珠5设置在塑封层6外侧时，为了实现磁珠5与MOSFET芯片3、控制芯片2等电子元件的电学连接，需要对电源模组中电路板中的布线进行设计，这导致外围电路布线长度较长，从而导致外围布线带来的寄生电感较大。本实施例通过将磁珠5与控制芯片2、MOSFET芯片3、HEMT芯片4一同包封在塑封层6内，不仅提高了芯片封装结构的集成度，还减小了外围电路布线长度，从而降低了外围布线带来的寄生电感，进一步降低了HEMT芯片4发生振荡的风险，进一步提高了HEMT芯片4的可靠性。
在本实施例中，参见图1，MOSFET芯片3的栅极G1和源极S1远离第二基岛12，MOSFET芯片3的漏极靠近第二基岛12，通过导电胶将MOSFET芯片3固定在第二基岛12上，并实现MOSFET芯片3的漏极与第二基岛12的电学连接；HEMT芯片4的栅极G2、源极S2和漏极D2仅远离第三基岛13，通过粘结胶等将HEMT芯片4固定在第三基岛13上。
在本实施例中，MOSFET芯片与HEMT芯片形成共源共栅(Cascode)级联结构，即，参见图4，所述MOSFET芯片3的漏极D1与所述HEMT芯片4的源极S2电学连接，所述MOSFET芯片3的源极S1与所述HEMT芯片4的栅极G2电学连接；参见图1，所述引线框架1还包括第一管脚1a，所述第一管脚1a适于外接电压，所述HEMT芯片4的漏极D2与所述第一管脚1a电学连接，以上形成功率回路。功率回路中的电流流向为：第一管脚1a流向HEMT芯片4的漏极D2，HEMT芯片4的漏极从HEMT芯片4内部流向HEMT芯片4的源极S2，HEMT芯片4的源极流向MOSFET芯片3的漏极D1，再由MOSFET芯片3的漏极从MOSFET芯片3内部流向MOSFET芯片3的源极S1。
作为一种具体示例，参见图1，共源共栅(Cascode)级联结构可以为如下结构：所述引线框架1还包括第九基岛19，所述第九基岛19位于所述第二基岛12背离所述第三基岛13的一侧；所述第二基岛12与所述HEMT芯片4的源极S2通过第五引线电学连接，所述MOSFET芯片3的源极S1与所述第九基岛通过第六引线电学连接，所述第九基岛与所述HEMT芯片4的栅极G2通过第七引线电学连接，所述HEMT芯片4的漏极D2与所述第一管脚1a通过第九引线电学连接，第九基岛19的设置降低了各个引线之间发生搭接的风险。可以通过第八引线连接所述第九基岛19与所述控制芯片2的第二引脚，以实现所述MOSFET芯片3的源极S1与所述控制芯片2的第二引脚电学连接。
进一步的，所述HEMT芯片4中还具有电阻R，电阻R用于平衡HEMT芯片4的漏电水平，所述电阻R与HEMT芯片的栅极G2电学连接，电阻R通过第十引线与MOSFET芯片的漏极电学连接。
作为一个优选的实施方式，继续参见图1，所述芯片封装结构还包括第一驱动电阻7，所述第一驱动电阻7与所述磁珠5、所述控制芯片2的第一引脚、所述MOSFET芯片3的栅极G1串联。第一驱动电阻7的设置延长了MOSFET芯片3的栅极电容两端电压达到其开启电压的时间，从而降低了MOSFET芯片3的开启速度和关断速度，进一步降低了HEMT芯片4发生振荡的风险，进而进一步提高了HEMT芯片4的可靠性。
具体的，所述第一驱动电阻7的电阻值可以为100Ω-500Ω，如100Ω、200Ω、300Ω、400Ω或500Ω。当第一驱动电阻7的电阻值过大时，则MOSFET芯片3和HEMT芯片4的开启速度和关断速度过慢，导致HEMT芯片4使用不便；而第一驱动电阻7的电阻值过小时，其降低HEMT芯片4发生振荡的风险的效果不明显。为此，限定第一驱动电阻7的电阻值为上述范围，在有效降低HEMT芯片4发生振荡的风险的同时，有利于HEMT芯片4的使用。
需要理解的是，当第一驱动电阻设置在塑封层外侧时，为了实现第一驱动电阻与MOSFET芯片、控制芯片、磁珠的串联，需要对电源模组中电路板中的布线进行设计，这导致外围电路布线长度较长，从而导致外围布线带来的寄生电感较大。为此，在本实施方式中，所述第一驱动电阻7与所述磁珠5位于所述引线框架1的同侧，所述塑封层6包封所述第一驱动电阻7。将第一驱动电阻7与控制芯片2、MOSFET芯片3、HEMT芯片4一同包封在塑封层6内，不仅提高了芯片封装结构的集成度，还减小了外围电路布线长度，从而降低了外围布线带来的寄生电感，进一步降低了HEMT芯片4发生振荡的风险，进一步提高了HEMT芯片4的可靠性。
作为一种具体示例，继续参见图1，所述引线框架1还包括依次排布的第四基岛14、第五基岛15和第六基岛16，所述磁珠5的两端分别位于所述第四基岛14和所述第五基岛15上，且与所述第四基岛14和所述第五基岛15电学连接；所述第一驱动电阻7的两端分别位于所述第五基岛15和所述第六基岛16上，且与所述第五基岛15和所述第六基岛16电学连接；所述MOSFET芯片3的栅极G1与所述第四基岛14通过第一引线连接，所述控制芯片2的第一引脚与所述第六基岛16通过第二引线连接。当本实施例中所述控制芯片2的第一引脚和所述MOSFET芯片3的栅极G1之间仅设置所述磁珠5，不设置第一驱动电阻7时，所述磁珠5的两端分别位于所述第四基岛14和所述第五基岛15上且与所述第四基岛14和所述第五基岛15电学连接，MOSFET芯片3的栅极G1与所述第四基岛14、以及所述控制芯片2的第一引脚与所述第五基岛15均通过引线连接。
进一步的，继续参见图1，所述芯片封装结构还可以包括：二极管8，所述二极管8的负极与所述控制芯片2的第一引脚电学连接；第二驱动电阻9，所述二极管8的正极和所述磁珠5均与所述第二驱动电阻9电学连接，所述第一驱动电阻7的电阻值大于所述第二驱动电阻9的电阻值。由于二级管具有单向导通功能，在MOSFET芯片3的栅极电容开通过程中，二级管8不导通，来自控制芯片2的第一引脚的驱动信号依次经过第一驱动电阻7和磁珠5传输至MOSFET芯片3的栅极G1；在MOSFET芯片3的栅极电容关断过程中，二级管8导通，来自控制芯片2的第一引脚的驱动信号依次经过二级管8、第二驱动电阻9和磁珠5传输至MOSFET芯片3的栅极G1，即，MOSFET芯片3的栅极电容开通和关断过程中驱动信号的传输路径不同，且关断速度小于开通速度，有利于降低芯片封装结构的开关损耗，延长芯片封装结构的使用寿命。
具体的，所述第二驱动电阻9的电阻值可以为10Ω～50Ω，如10Ω、20Ω、30Ω、40Ω或50Ω。当第二驱动电阻9的电阻值过大时，则MOSFET芯片3和HEMT芯片4的关断速度过慢，导致HEMT芯片4使用不便；而第二驱动电阻9的电阻值过小时，其降低HEMT芯片4发生振荡的风险的效果不明显。为此，限定第二驱动电阻9的电阻值为上述范围，在有效降低HEMT芯片4发生振荡的风险的同时，有利于HEMT芯片4的使用。
需要理解的是，当二极管和第二驱动电阻设置在塑封层外侧时，为了实现二极管和第二驱动电阻与磁珠、控制芯片等电子元件的电学连接，需要对电源模组中电路板中的布线进行设计，这导致外围电路布线长度较长，从而导致外围布线带来的寄生电感较大。为此，在本实施方式中，所述二极管8、所述第二驱动电阻9与所述第一驱动电阻7位于所述引线框架1的同侧，所述塑封层6包封所述二极管8和所述第二驱动电阻9。二极管8和第二驱动电阻9与控制芯片2、MOSFET芯片3、HEMT芯片4一同包封在塑封层6内，不仅提高了芯片封装结构的集成度，还减小了外围电路布线长度，从而降低了外围布线带来的寄生电感，进一步降低了HEMT芯片4发生振荡的风险，进一步提高了HEMT芯片4的可靠性。
作为一种具体示例，所述二极管8固定在所述第六基岛16的表面，所述二极管8的负极朝向所述第六基岛16且与所述第六基岛16电学连接，所述二极管8的正极远离所述第六基岛16；所述引线框架1还包括第七基岛17，所述第七基岛17位于所述第五基岛15的侧部，所述第二驱动电阻9的两端分别位于所述第五基岛15和所述第七基岛17上，且与所述第五基岛15和所述第七基岛17电学连接，所述二极管8的正极与所述第七基岛17通过第三引线连接。
作为一个优选的实施方式，继续参见图1，所述芯片封装结构还包括电容器10，所述电容器10与所述MOSFET芯片3的源极S1和漏极电学连接。电容器10能够吸收电压尖峰，起到吸收振荡能量的作用，电容器10的设置能够进一步降低HEMT芯片4发生振荡的风险，从而进一步提高了HEMT芯片4的可靠性。
具体的，所述电容器10的电容量为100pF-200pF。
需要理解的是，当电容器设置在塑封层外侧时，为了实现电容器与MOSFET芯片的电学连接，需要对电源模组中电路板中的布线进行设计，这导致外围电路布线长度较长，从而导致外围布线带来的寄生电感较大。为此，在本实施方式中，所述电容器10与所述MOSFET芯片3位于所述引线框架1的同侧，所述塑封层6包封所述电容器10。电容器10与控制芯片2、MOSFET芯片3、HEMT芯片4一同包封在塑封层6内，不仅提高了芯片封装结构的集成度，还减小了外围电路布线长度，从而降低了外围布线带来的寄生电感，进一步降低了HEMT芯片4发生振荡的风险，进一步提高了HEMT芯片4的可靠性。
作为一种具体示例，继续参见图1，所述引线框架1还包括第八基岛18，所述第八基岛18位于所述第二基岛12的侧部，所述电容器10的两端分别位于所述第二基岛12和第八基岛18上，且与所述第二基岛12和第八基岛18电学连接，所述MOSFET芯片3的源极S1与所述第八基岛18通过第四引线连接。优选的，继续参见图1，第八基岛18可以与第九基岛19合并为一个基岛，且位于第二基岛12背离第三基岛13的一侧。
需要说明的是，芯片封装结构可以设置磁珠5、第一驱动电阻7、第二驱动电阻9和电容器10中的至少一个，当芯片封装结构同时设置第一驱动电阻7和第二驱动电阻9时，则还应同时设置二极管8；图1示出了同时设置磁珠5、第一驱动电阻7、二极管8、第二驱动电阻9和电容器10的芯片封装结构的结构示意图。
在实施例中，所述引线框架1还可以包括其他管脚，以通过引线与控制芯片2中的其他引脚电学连接。如，控制芯片2还具有VDD引脚、VFB引脚、GND引脚、PRT引脚，相应的，所述引线框架1还包括第二管脚1b、第三管脚1c和第四管脚1d，VDD引脚与第二管脚1b通过引线连接，VFB引脚与第三管脚1c通过引线连接，PRT引脚与第四管脚1d通过引线连接，GND引脚与第一基岛11通过引线连接，参见图3，第一基岛延伸到所述引线框架的边缘，以从封装层的侧面暴露出来用以接地。
本实施例中，引线框架中的各个基岛和管脚相互间隔，管脚均位于引线框架的边缘以从塑封层的侧面暴露出来。需要说明的是，本实施中基岛的排布方式包括但不限于附图所示的排布方式，本实施例中引线的连接方式与基岛的排布方式相关，因此引线的连接方式也不限于附图所示。
在本说明书的描述中，除非另有明确的规定和限定，术语“电学连接”应做广义理解，如，可以是直接相连，也可以通过中间媒介间接相连，也可以是两个元件内部的连通。对于本领域技术人员而言，可以根据具体情况理解上述术语在具体语境中的具体含义。术语“第一”、“第二”、“第三”、“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本说明书的描述中，参考术语“一些实施例”、“示例”或“具体示例”等描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (13)

1.一种芯片封装结构，其特征在于，包括：
引线框架，所述引线框架包括第一基岛、第二基岛和第三基岛；
控制芯片，所述控制芯片固定在所述第一基岛上；
MOSFET芯片，所述MOSFET芯片固定在所述第二基岛上；
HEMT芯片，所述HEMT芯片固定在所述第三基岛上，所述MOSFET芯片与所述HEMT芯片电学连接；
磁珠，所述控制芯片的第一引脚和所述MOSFET芯片的栅极均与所述磁珠电学连接，且所述控制芯片、所述MOSFET芯片、HEMT芯片与所述磁珠均位于所述引线框架的同侧；
塑封层，所述塑封层位于所述引线框架的一侧表面，且所述塑封层包封所述控制芯片、所述MOSFET芯片、HEMT芯片与所述磁珠。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述磁珠包括铁氧体磁珠。
3.根据权利要求1所述的芯片封装结构，其特征在于，还包括第一驱动电阻，所述第一驱动电阻与所述磁珠、所述控制芯片的第一引脚、所述MOSFET芯片的栅极串联；所述第一驱动电阻与所述磁珠位于所述引线框架的同侧，所述塑封层包封所述第一驱动电阻。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述第一驱动电阻的电阻值为100Ω-500Ω。
5.根据权利要求3所述的芯片封装结构，其特征在于，还包括：
二极管，所述二极管的负极与所述控制芯片的第一引脚电学连接；
第二驱动电阻，所述二极管的正极和所述磁珠均与所述第二驱动电阻电学连接，所述第一驱动电阻的电阻值大于所述第二驱动电阻的电阻值；
所述二极管、所述第二驱动电阻与所述第一驱动电阻位于所述引线框架的同侧，所述塑封层包封所述二极管和所述第二驱动电阻。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述第二驱动电阻的电阻值为10Ω～50Ω。
7.根据权利要求3所述的芯片封装结构，其特征在于，所述引线框架还包括依次排布的第四基岛、第五基岛和第六基岛，所述磁珠的两端分别与所述第四基岛和所述第五基岛电学连接；所述第一驱动电阻的两端分别与所述第五基岛和所述第六基岛电学连接；所述MOSFET芯片的栅极远离所述第二基岛，所述MOSFET芯片的栅极与所述第四基岛通过第一引线连接，所述控制芯片的第一引脚与所述第六基岛通过第二引线连接。
8.根据权利要求7所述的芯片封装结构，其特征在于，还包括二极管和第二驱动电阻，所述二极管固定在所述第六基岛的表面，所述二极管的负极朝向所述第六基岛且与所述第六基岛电学连接，所述二极管的正极远离所述第六基岛；所述引线框架还包括第七基岛，所述第七基岛位于所述第五基岛的侧部，所述第二驱动电阻的两端分别与所述第五基岛和所述第七基岛电学连接，所述二极管的正极与所述第七基岛通过第三引线连接。
9.根据权利要求1-8任一项所述的芯片封装结构，其特征在于，还包括：
电容器，所述电容器与所述MOSFET芯片的源极和漏极电学连接；所述电容器与所述MOSFET芯片位于所述引线框架的同侧，所述塑封层包封所述电容器。
10.根据权利要求9所述的芯片封装结构，其特征在于，所述MOSFET芯片的漏极朝向所述第二基岛且与所述第二基岛电学连接，所述MOSFET芯片的源极远离所述第二基岛；所述引线框架还包括第八基岛，所述第八基岛位于所述第二基岛的侧部，所述电容器的两端分别与所述第二基岛和第八基岛电学连接，所述MOSFET芯片的源极与所述第八基岛通过第四引线连接。
11.根据权利要求9所述的芯片封装结构，其特征在于，所述电容器的电容量为100pF-200pF。
12.根据权利要求1所述的芯片封装结构，其特征在于，所述MOSFET芯片的漏极与所述HEMT芯片的源极电学连接，所述MOSFET芯片的源极与所述HEMT芯片的栅极电学连接，所述MOSFET芯片的源极与所述控制芯片的第二引脚电学连接；所述引线框架还包括第一管脚，所述第一管脚适于外接电压，所述HEMT芯片的漏极与所述第一管脚电学连接。
13.根据权利要求12所述的芯片封装结构，其特征在于，所述引线框架还包括第九基岛，所述第九基岛位于所述第二基岛背离所述第三基岛的一侧；所述MOSFET芯片的漏极与所述第二基岛电学连接，所述第二基岛与所述HEMT芯片的源极通过第五引线电学连接，所述MOSFET芯片的源极与所述第九基岛通过第六引线电学连接，所述第九基岛与所述HEMT芯片的栅极通过第七引线电学连接，所述第九基岛与所述控制芯片的第二引脚通过第八引线电学连接，所述HEMT芯片的漏极与所述第一管脚通过第九引线电学连接。
CN202321823236.6U 2023-07-11 2023-07-11 芯片封装结构 Active CN220796743U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202321823236.6U CN220796743U (zh) 2023-07-11 2023-07-11 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202321823236.6U CN220796743U (zh) 2023-07-11 2023-07-11 芯片封装结构

Publications (1)

Publication Number Publication Date
CN220796743U true CN220796743U (zh) 2024-04-16

Family

ID=90663709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321823236.6U Active CN220796743U (zh) 2023-07-11 2023-07-11 芯片封装结构

Country Status (1)

Country Link
CN (1) CN220796743U (zh)

Similar Documents

Publication Publication Date Title
TWI613787B (zh) 半導體模組和形成半導體模組的方法
US9741702B2 (en) Semiconductor power modules and devices
US9520341B2 (en) Semiconductor package with conductive clips
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
TW201622332A (zh) 用於電源轉換器之零電壓柔性切換方案
US11508647B2 (en) Semiconductor device
CN114284231A (zh) 一种级联型GaN基功率器件的封装结构及封装方法
KR102065118B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
CN220796743U (zh) 芯片封装结构
CN116190370B (zh) 一种级联型GaN功率器件封装结构
US8421163B2 (en) Power module
CN116845055A (zh) 芯片封装结构
CN116230714A (zh) 氮化镓集成功率芯片及其制造方法
CN109599377A (zh) 功率模块及其封装方法
CN107527899B (zh) 功率组件、功率组件的制造方法及氮化镓智能功率模块
JP2012050176A (ja) 電力変換装置のパワーモジュール
CN116913911B (zh) 级联型GaN HEMT封装器件及其制备方法
CN208014698U (zh) 智能功率模块及空调器
CN212209492U (zh) 功率模块
CN114664774A (zh) 一种内置驱动电阻的半导体电路及其制作方法
CN202996833U (zh) 一种复合封装的igbt器件
CN210607241U (zh) 氮化镓开关器件及开关管及电子设备
TW202347647A (zh) 內建閘極驅動晶片的覆晶封裝功率電晶體模組
CN117936532A (zh) 级联型GaN HEMT封装结构及其制备方法
CN114334875A (zh) 封装结构及电子器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant