CN114664774A - 一种内置驱动电阻的半导体电路及其制作方法 - Google Patents

一种内置驱动电阻的半导体电路及其制作方法 Download PDF

Info

Publication number
CN114664774A
CN114664774A CN202210250697.2A CN202210250697A CN114664774A CN 114664774 A CN114664774 A CN 114664774A CN 202210250697 A CN202210250697 A CN 202210250697A CN 114664774 A CN114664774 A CN 114664774A
Authority
CN
China
Prior art keywords
pad
driving resistor
copper sheet
port
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210250697.2A
Other languages
English (en)
Inventor
冯宇翔
谢荣才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huixin Semiconductor Co Ltd
Original Assignee
Guangdong Huixin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huixin Semiconductor Co Ltd filed Critical Guangdong Huixin Semiconductor Co Ltd
Priority to CN202210250697.2A priority Critical patent/CN114664774A/zh
Publication of CN114664774A publication Critical patent/CN114664774A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开了一种内置驱动电阻的半导体电路，栅极升焊盘与IGBT晶圆的栅极电连接；驱动电阻的一端靠近栅极管脚设置，驱动电阻的另一端靠近IGBT晶圆设置，驱动电阻的一端与第一端口升焊盘电连接，驱动电阻的另一端与第二端口升焊盘电连接；第二端口升焊盘通过第一键合线与栅极升焊盘电连接；栅极管脚通过第二键合线与第一端口升焊盘电连接，或者栅极管脚通过第三键合线与第二端口升焊盘电连接。还公开了一种内置驱动电阻的半导体电路的制造方法。所述内置驱动电阻的半导体电路及其制造方法解决了现有的半导体电路不能调节IGBT晶体管的开关速度和稳定性差的问题。

Description

一种内置驱动电阻的半导体电路及其制作方法
技术领域
本发明涉及半导体技术领域，特别是一种内置驱动电阻的半导体电路及其制作方法。
背景技术
IGBT晶体管，称为绝缘栅双极型晶体管，具有高频率、高电压、大电流、易于开关等优良性能，作为大功率高频开关在逆变器和电源变换器中被大量使用，是白色家电、新能源汽车以及工业应用领域(比如高铁、风能和太阳能等)的核心器件。同时，也是各种智能功率模块IPM和PIM的核心器件，应用于白色家电DBC结构的智能功率模块IPM和车用框架式IGBT功率模块实现了多个IGBT晶体管和二极管晶片并联在一个封装内。通过控制IGBT晶体管的开通和关断时间改变电压，从而改变输出电流，改变电机扭矩。
在实际应用中，IGBT晶体管开通速度受续流二极管换流关断的限制。在这个续流二极管确定情况下，与IGBT晶体管的栅极电连接的驱动电阻也会影响其开关速度，驱动电阻越大，开关速度越慢，驱动电阻越小，开关速度越快，但是现有的IGBT晶体管的驱动电阻是作为外围电路外接于所述IGBT晶体管，并不能很好地通过调节外接的驱动电阻来调节IGBT晶体管的开关速度和稳定性。
发明内容
针对上述缺陷，本发明的一个目的在于提出一种内置驱动电阻的半导体电路，解决了现有的半导体电路不能调节IGBT晶体管的开关速度和稳定性差的问题。
针对上述缺陷，本发明的另一个目的在于提出一种内置驱动电阻的半导体电路的制造方法，解决了现有的半导体电路不能调节IGBT晶体管的开关速度和稳定性差的问题。
为达此目的，本发明采用以下技术方案：一种内置驱动电阻的半导体电路，包括设置于同一封装体内的IGBT晶圆、驱动电阻、栅极管脚、升焊盘组件和键合线组件；
所述升焊盘组件包括栅极升焊盘、第一端口升焊盘和第二端口升焊盘，所述栅极升焊盘与所述IGBT晶圆的栅极电连接；
所述键合线组件包括第一键合线、第二键合线和第三键合线；
所述驱动电阻的一端靠近所述栅极管脚设置，所述驱动电阻的另一端靠近所述IGBT晶圆设置，所述驱动电阻的一端与所述第一端口升焊盘电连接，所述驱动电阻的另一端与所述第二端口升焊盘电连接；
所述第二端口升焊盘通过所述第一键合线与所述栅极升焊盘电连接；
所述栅极管脚通过所述第二键合线与所述第一端口升焊盘电连接，或者所述栅极管脚通过所述第三键合线与所述第二端口升焊盘电连接。
值得说明的是，所述半导体电路还包括铜皮组件，所述铜皮组件包括第一铜皮、第二铜皮和第三铜皮；
所述驱动电阻的一端通过所述第一铜皮与所述第一端口升焊盘电连接，所述驱动电阻的另一端通过所述第二铜皮与所述第二端口升焊盘电连接；
所述半导体电路还包括发射极管脚，所述发射极管脚通过所述第三铜皮与所述IGBT晶圆的发射极电连接。
可选地，所述第一键合线、第二键合线和第三键合线均为金属线。
具体地，所述半导体电路还包括电路基板，所述电路基板的下表面覆盖有纹理部，所述IGBT晶圆、驱动电阻和铜皮组件均设于所述电路基板的上表面。
优选的，所述电路基板为金属板结构。
值得说明的是，所述半导体电路还包括绝缘层，所述电路基板的上表面设有所述绝缘层，所述IGBT晶圆、驱动电阻和铜皮组件均设于所述绝缘层的上表面。
可选地，一种内置驱动电阻的半导体电路的制造方法，包括以下步骤：
A1：在电路基板的上表面设置绝缘层，并在绝缘层的上表面形成铜箔，通过刻蚀使铜箔形成所述铜皮组件；
A2：在所述铜皮组件的上表面涂装锡膏；
A3：将IGBT晶圆、驱动电阻、第一端口升焊盘、第二端口升焊盘和发射极管脚放置在锡膏，其中所述驱动电阻的一端放置在位于第一铜皮的锡膏，所述驱动电阻的另一端放置在位于第二铜皮的锡膏，所述第一端口升焊盘放置在位于第一铜皮的锡膏，所述第二端口升焊盘放置在位于第二铜皮的锡膏，所述IGBT晶圆和发射极管脚均放置在位于第三铜皮的锡膏；
A4：通过汇流焊使锡膏固化，使所述驱动电阻的一端和第一端口升焊盘通过对应的锡膏固定于第一铜皮，使所述驱动电阻的另一端和第二端口升焊盘通过对应的锡膏固定于第二铜皮，使所述IGBT晶圆和发射极管脚通过对应的锡膏固定于第三铜皮；
A5：通过喷淋和超声的清洗方式，清除残留在所述电路基板的助焊剂；
A6：于第二端口升焊盘和栅极升焊盘之间设置第一键合线；
A7：于栅极管脚和第一端口升焊盘之间设置第二键合线，或者于栅极管脚和第二端口升焊盘之间设置第三键合线。
具体地，在步骤A1前还包括步骤A0，所述步骤A0为：
将金属材形成电路基板并在电路基板的下表面通过激光蚀刻和打磨的方式形成纹理部。
优选的，在步骤A7后还包括步骤A8，所述步骤A8为：
利用电钻于所述绝缘层开设开孔，将导线穿过所述开孔，通过导线将铜皮组件的地电位和电路基板形成电连接。
值得说明的是，在步骤A8后还包括步骤A9，所述步骤A9为：
通过注入模制或传递模制方式，利用密封树脂将所述IGBT晶圆、驱动电阻、升焊盘组件、键合线组件和电路基板密封；其中当使用注入模制方式时，所述密封树脂为热塑性树脂，当使用传递模制方式时，所述密封树脂为热硬性树脂。
上述技术方案中的一个技术方案具有如下有益效果：在所述半导体电路中，所述栅极管脚串联驱动电阻，驱动电阻两端分别设置第一端口升焊盘和第二端口升焊盘，在打线时，当将设置在驱动电阻的另一端的第二端口升焊盘与栅极管脚电连接，则驱动电阻被短路而无效，此时开关速度快，当将设置在驱动电阻的一端的第一端口升焊盘与栅极管脚电连接，则驱动电阻生效，此时开关速度慢，因此在同一个半导体电路封装内，内部用不同的打线方法可以封装成不同开关速度的半导体电路从而适应不同的开关速度。另外，由于所述驱动电阻的另一端靠近所述IGBT晶圆设置，第二端口升焊盘到IGBT晶圆的栅极的走线非常短，减小了IGBT晶圆的栅极回路的电感阻抗，消除IGBT晶圆的栅极振荡，使得IGBT晶圆的稳定性更好。
附图说明
图1是本发明的一个实施例的半导体电路的内部示意图；
图2是本发明的一个实施例的半导体电路的封装结构示意图；
图3是本发明的一个实施例的半导体电路的原理图；
其中：10IGBT晶圆；20驱动电阻；31栅极升焊盘；32第一端口升焊盘；33第二端口升焊盘；41栅极管脚；42发射极管脚；43集电极管脚；50键合线组件；51第一键合线；52第二键合线；53第三键合线；54第四键合线；55第五键合线；60铜皮组件；61第一铜皮；62第二铜皮；63第三铜皮；70电路基板；80绝缘层；90FRD晶圆。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
下面结合图1至图3，描述本发明实施例的一种内置驱动电阻的半导体电路，包括设置于同一封装体内的IGBT晶圆10、驱动电阻20、栅极管脚41、升焊盘组件和键合线组件50；
所述升焊盘组件包括栅极升焊盘31、第一端口升焊盘32和第二端口升焊盘33，所述栅极升焊盘31与所述IGBT晶圆10的栅极电连接；
所述键合线组件50包括第一键合线51、第二键合线52和第三键合线53；
所述驱动电阻20的一端靠近所述栅极管脚41设置，所述驱动电阻20的另一端靠近所述IGBT晶圆10设置，所述驱动电阻20的一端与所述第一端口升焊盘32电连接，所述驱动电阻20的另一端与所述第二端口升焊盘33电连接；
所述第二端口升焊盘33通过所述第一键合线51与所述栅极升焊盘31电连接；
所述栅极管脚41通过所述第二键合线52与所述第一端口升焊盘32电连接，或者所述栅极管脚41通过所述第三键合线53与所述第二端口升焊盘33电连接。
在所述半导体电路中，所述栅极管脚41串联驱动电阻20，驱动电阻20两端分别设置第一端口升焊盘32和第二端口升焊盘33，在打线时，当将设置在驱动电阻20的另一端的第二端口升焊盘33与栅极管脚41电连接，则驱动电阻20被短路而无效，此时开关速度快，当将设置在驱动电阻20的一端的第一端口升焊盘32与栅极管脚41电连接，则驱动电阻20生效，此时开关速度慢，因此在同一个半导体电路封装内，内部用不同的打线方法可以封装成不同开关速度的半导体电路从而适应不同的开关速度。另外，由于所述驱动电阻20的另一端靠近所述IGBT晶圆10设置，第二端口升焊盘33到IGBT晶圆10的栅极的走线非常短，减小了IGBT晶圆10的栅极回路的电感阻抗，消除IGBT晶圆10的栅极振荡，使得IGBT晶圆10的稳定性更好。
一些实施例中，如图1和3所示，所述半导体电路还包括铜皮组件60，所述铜皮组件60包括第一铜皮61、第二铜皮62和第三铜皮63；
所述驱动电阻20的一端通过所述第一铜皮61与所述第一端口升焊盘32电连接，所述驱动电阻20的另一端通过所述第二铜皮62与所述第二端口升焊盘33电连接；
所述半导体电路还包括发射极管脚42，所述发射极管脚42通过所述第三铜皮63与所述IGBT晶圆10的发射极电连接。
所述铜皮组件60具有良好的导电性能，因此能保证所述驱动电阻20的一端和所述第一端口升焊盘32之间保持良好的导电性能，保证所述驱动电阻20的另一端和所述第二端口升焊盘33之间保持良好的导电性能，所述发射极管脚42和所述IGBT晶圆10的发射极保持良好的导电性能。
值得说明的是，所述第一键合线51、第二键合线52和第三键合线53均为金属线。金属线具有良好的导电性能，因此能保证所述第二端口升焊盘33和所述栅极升焊盘31之间保持良好的导线性能，保证所述栅极管脚41和所述第一端口升焊盘32之间保持良好的导电性能，保证所述栅极管脚41和所述第二端口升焊盘33之间保持良好的导电性能。
可选地，如图2所示，所述半导体电路还包括电路基板70，所述电路基板70的下表面覆盖有纹理部，所述IGBT晶圆10、驱动电阻20和铜皮组件60均设于所述电路基板70的上表面。所述电路基板70作为所述半导体电路的整个内部电路的载体且对整个所述半导体电路起到散热作用。于所述电路基板70的下表面设置纹理部能提高所述电路基板70的摩擦力，具有防滑的作用。
具体地，所述电路基板70为金属板结构。金属板结构的电路基板70的强度高，能更高地承托所述半导体电路的整个内部电路。
优选的，所述半导体电路还包括绝缘层80，所述电路基板70的上表面设有所述绝缘层80，所述IGBT晶圆10、驱动电阻20和铜皮组件60均设于所述绝缘层80的上表面。由于所述电路基板70为金属板结构，所述绝缘层80能防止铜皮组件60与电路基板70通电导致内部电路短路、漏电风险。
一些实施例中，一种内置驱动电阻的半导体电路的制造方法，包括以下步骤：
A1：在电路基板70的上表面设置绝缘层80，并在绝缘层80的上表面形成铜箔，通过刻蚀使铜箔形成所述铜皮组件60；
A2：在所述铜皮组件60的上表面涂装锡膏；
A3：将IGBT晶圆10、驱动电阻20、第一端口升焊盘32、第二端口升焊盘33和发射极管脚42放置在锡膏，其中所述驱动电阻20的一端放置在位于第一铜皮61的锡膏，所述驱动电阻20的另一端放置在位于第二铜皮62的锡膏，所述第一端口升焊盘32放置在位于第一铜皮61的锡膏，所述第二端口升焊盘33放置在位于第二铜皮62的锡膏，所述IGBT晶圆10和发射极管脚42均放置在位于第三铜皮63的锡膏；值得说明的是，所述半导体电路还包括FRD晶圆90，所述FRD晶圆90为快速恢复二极管晶圆。所述FRD晶圆90也放置在位于第三铜皮63的锡膏，所述FRD晶圆90的AN极通过第三铜皮63与所述IGBT晶圆10的发射极电连接；
A4：通过汇流焊使锡膏固化，使所述驱动电阻20的一端和第一端口升焊盘32通过对应的锡膏固定于第一铜皮61，从而使所述驱动电阻20的一端与第一铜皮61电连接，使所述第一端口升焊盘32与第一铜皮61电连接，使所述驱动电阻20的另一端和第二端口升焊盘33通过对应的锡膏固定于第二铜皮62，从而使述驱动电阻20的另一端与第二铜皮62电连接，使所述第二端口升焊盘33与第二铜皮62电连接，使所述IGBT晶圆10和发射极管脚42通过对应的锡膏固定于第三铜皮63，从而使所述IGBT晶圆10的发射极与第三铜皮63电连接，使所述发射极管脚42与第三铜皮63电连接；
A5：通过喷淋和超声的清洗方式，清除残留在所述电路基板70的助焊剂；
A6：于第二端口升焊盘33和栅极升焊盘31之间设置第一键合线51；值得说明的是，所述键合线组件50还包括第四键合线54和第五键合线55，所述半导体电路还包括集电极管脚43，在步骤A6中，还于FRD晶圆90的CN极和IGBT晶圆10的集电极之间设置第四键合线54，于IGBT晶圆10的集电极和IGBT晶圆10的集电极管脚43之间设置第五键合线55；
A7：于栅极管脚41和第一端口升焊盘32之间设置第二键合线52，或者于栅极管脚41和第二端口升焊盘33之间设置第三键合线53。
值得说明的是，在步骤A1前还包括步骤A0，所述步骤A0为：
将金属材形成电路基板70并在电路基板70的下表面通过激光蚀刻和打磨的方式形成纹理部。
可选地，在步骤A7后还包括步骤A8，所述步骤A8为：
利用电钻于所述绝缘层80开设开孔，将导线穿过所述开孔，通过导线将铜皮组件60的地电位和电路基板70形成电连接。
具体地，在步骤A8后还包括步骤A9，所述步骤A9为：
通过注入模制或传递模制方式，利用密封树脂将所述IGBT晶圆10、驱动电阻20、升焊盘组件、键合线组件50和电路基板70密封；其中当使用注入模制方式时，所述密封树脂为热塑性树脂，当使用传递模制方式时，所述密封树脂为热硬性树脂。
将所述IGBT晶圆10、驱动电阻20、升焊盘组件、键合线组件50和电路基板70密封能保护所述IGBT晶圆10、驱动电阻20、升焊盘组件、键合线组件50和电路基板70避免它们受到外界的破坏，还具有防尘的作用。
根据本发明实施例的一种内置驱动电阻的半导体电路及其制作方法的其他构成等以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。
在本说明书的描述中，参考术语“实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种内置驱动电阻的半导体电路，其特征在于：包括设置于同一封装体内的IGBT晶圆、驱动电阻、栅极管脚、升焊盘组件和键合线组件；
所述升焊盘组件包括栅极升焊盘、第一端口升焊盘和第二端口升焊盘，所述栅极升焊盘与所述IGBT晶圆的栅极电连接；
所述键合线组件包括第一键合线、第二键合线和第三键合线；
所述驱动电阻的一端靠近所述栅极管脚设置，所述驱动电阻的另一端靠近所述IGBT晶圆设置，所述驱动电阻的一端与所述第一端口升焊盘电连接，所述驱动电阻的另一端与所述第二端口升焊盘电连接；
所述第二端口升焊盘通过所述第一键合线与所述栅极升焊盘电连接；
所述栅极管脚通过所述第二键合线与所述第一端口升焊盘电连接，或者所述栅极管脚通过所述第三键合线与所述第二端口升焊盘电连接。
2.根据权利要求1所述的内置驱动电阻的半导体电路，其特征在于：所述半导体电路还包括铜皮组件，所述铜皮组件包括第一铜皮、第二铜皮和第三铜皮；
所述驱动电阻的一端通过所述第一铜皮与所述第一端口升焊盘电连接，所述驱动电阻的另一端通过所述第二铜皮与所述第二端口升焊盘电连接；
所述半导体电路还包括发射极管脚，所述发射极管脚通过所述第三铜皮与所述IGBT晶圆的发射极电连接。
3.根据权利要求1所述的内置驱动电阻的半导体电路，其特征在于：所述第一键合线、第二键合线和第三键合线均为金属线。
4.根据权利要求1所述的内置驱动电阻的半导体电路，其特征在于：所述半导体电路还包括电路基板，所述电路基板的下表面覆盖有纹理部，所述IGBT晶圆、驱动电阻和铜皮组件均设于所述电路基板的上表面。
5.根据权利要求4所述的内置驱动电阻的半导体电路，其特征在于：所述电路基板为金属板结构。
6.根据权利要求4所述的内置驱动电阻的半导体电路，其特征在于：所述半导体电路还包括绝缘层，所述电路基板的上表面设有所述绝缘层，所述IGBT晶圆、驱动电阻和铜皮组件均设于所述绝缘层的上表面。
7.一种制造方法，其特征在于：制造权利要求1-6任意一项所述的内置驱动电阻的半导体电路，包括以下步骤：
A1：在电路基板的上表面设置绝缘层，并在绝缘层的上表面形成铜箔，通过刻蚀使铜箔形成所述铜皮组件；
A2：在所述铜皮组件的上表面涂装锡膏；
A3：将IGBT晶圆、驱动电阻、第一端口升焊盘、第二端口升焊盘和发射极管脚放置在锡膏，其中所述驱动电阻的一端放置在位于第一铜皮的锡膏，所述驱动电阻的另一端放置在位于第二铜皮的锡膏，所述第一端口升焊盘放置在位于第一铜皮的锡膏，所述第二端口升焊盘放置在位于第二铜皮的锡膏，所述IGBT晶圆和发射极管脚均放置在位于第三铜皮的锡膏；
A4：通过汇流焊使锡膏固化，使所述驱动电阻的一端和第一端口升焊盘通过对应的锡膏固定于第一铜皮，使所述驱动电阻的另一端和第二端口升焊盘通过对应的锡膏固定于第二铜皮，使所述IGBT晶圆和发射极管脚通过对应的锡膏固定于第三铜皮；
A5：通过喷淋和超声的清洗方式，清除残留在所述电路基板的助焊剂；
A6：于第二端口升焊盘和栅极升焊盘之间设置第一键合线；
A7：于栅极管脚和第一端口升焊盘之间设置第二键合线，或者于栅极管脚和第二端口升焊盘之间设置第三键合线。
8.根据权利要求7所述的制造方法，其特征在于：在步骤A1前还包括步骤A0，所述步骤A0为：
将金属材形成电路基板并在电路基板的下表面通过激光蚀刻和打磨的方式形成纹理部。
9.根据权利要求8所述的制造方法，其特征在于：在步骤A7后还包括步骤A8，所述步骤A8为：
利用电钻于所述绝缘层开设开孔，将导线穿过所述开孔，通过导线将铜皮组件的地电位和电路基板形成电连接。
10.根据权利要求9所述的制造方法，其特征在于：在步骤A8后还包括步骤A9，所述步骤A9为：
通过注入模制或传递模制方式，利用密封树脂将所述IGBT晶圆、驱动电阻、升焊盘组件、键合线组件和电路基板密封；其中当使用注入模制方式时，所述密封树脂为热塑性树脂，当使用传递模制方式时，所述密封树脂为热硬性树脂。
CN202210250697.2A 2022-03-15 2022-03-15 一种内置驱动电阻的半导体电路及其制作方法 Pending CN114664774A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210250697.2A CN114664774A (zh) 2022-03-15 2022-03-15 一种内置驱动电阻的半导体电路及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210250697.2A CN114664774A (zh) 2022-03-15 2022-03-15 一种内置驱动电阻的半导体电路及其制作方法

Publications (1)

Publication Number Publication Date
CN114664774A true CN114664774A (zh) 2022-06-24

Family

ID=82030199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210250697.2A Pending CN114664774A (zh) 2022-03-15 2022-03-15 一种内置驱动电阻的半导体电路及其制作方法

Country Status (1)

Country Link
CN (1) CN114664774A (zh)

Similar Documents

Publication Publication Date Title
US11699641B2 (en) Semiconductor device
US9153563B2 (en) Electronic device
US9379049B2 (en) Semiconductor apparatus
US11798870B2 (en) Semiconductor device
CN109817612B (zh) 一种改善焊接型碳化硅功率模块电热性能的封装结构
WO2023065602A1 (zh) 功率模块及电机控制器
CN115102420A (zh) 一种半导体电路、功率模组及其制造方法
KR102065118B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
CN113517244A (zh) 一种功率半导体模块的新型封装结构
CN110911357A (zh) 智能功率模块及空调器
CN114664774A (zh) 一种内置驱动电阻的半导体电路及其制作方法
CN109599377A (zh) 功率模块及其封装方法
CN110940069B (zh) 智能功率模块及空调器
CN110868086B (zh) 智能功率模块及空调器
CN209389026U (zh) 一种三相逆变igbt模块
CN107527899B (zh) 功率组件、功率组件的制造方法及氮化镓智能功率模块
JP2012050176A (ja) 電力変換装置のパワーモジュール
CN218548435U (zh) 一种半导体电路及智能功率模块
CN220796743U (zh) 芯片封装结构
CN212209492U (zh) 功率模块
CN210607248U (zh) Hvic芯片、智能功率模块及空调器
CN114785160A (zh) 半导体电路及使用其的封装结构及封装结构的制备方法
CN208014698U (zh) 智能功率模块及空调器
CN220627804U (zh) 一种dpim功率半导体h桥模块
CN215008188U (zh) 车用级高功率集成封装模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination