CN220711349U - 一种gpio控制不同电压输出的控制电路 - Google Patents
一种gpio控制不同电压输出的控制电路 Download PDFInfo
- Publication number
- CN220711349U CN220711349U CN202322029041.0U CN202322029041U CN220711349U CN 220711349 U CN220711349 U CN 220711349U CN 202322029041 U CN202322029041 U CN 202322029041U CN 220711349 U CN220711349 U CN 220711349U
- Authority
- CN
- China
- Prior art keywords
- port
- triode
- module
- resistor
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000005856 abnormality Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型公开了一种GPIO控制不同电压输出的控制电路,包括GPIO电平输出模块、一级反向模块、二级反向模块、高电平电压输出模块和低电平电压输出模块;其中,所述GPIO电平输出端口的第一端口与所述一级反向模块的第三端口连接,所述GPIO电平输出端口的第三端口与所述二级反向模块的第三端口连接;所述一级反向模块的第一端口与所述高电平电压输出模块的第一端口连接;所述二级反向模块的第一端口与所述低电平电压输出模块的第一端口连接。本实用新型公开的一种GPIO控制不同电压输出的控制电路能实现仅靠一个GPIO控制不同电压输出的电路,进一步节省成本。
Description
技术领域
本实用新型涉及GPIO电压电路,尤其涉及一种GPIO控制不同电压输出的控制电路。
背景技术
GPIO(General-purpose input/output,通用型输入/输出)电路是芯片中经常用到的一个功能模块,可以通过配置寄存器实现数字输入、数字输出、模拟输入等功能。在现有的电路技术中,经常会遇到GPIO控制两个继电器进行开关控制进一步选择电压的方式。在现有的产品设计中,产品芯片大小的要求越来越高,越来越多的产品追求小芯片、多功能、高质量。而现有的电路设计中主要是由GPIO控制两个继电器进一步对电压进行控制,成本较高,没有成熟的仅靠一个GPIO控制不同电压输出的电路,达不到降低成本的效果。
发明内容
本实用新型提供一种GPIO控制不同电压输出的控制电路,能实现一个GPOI控制不同电压输出,减少成本。
为了解决上述技术问题,本实用新型提供了一种GPIO控制不同电压输出的控制电路,包括GPIO电平输出模块、一级反向模块、二级反向模块、高电平电压输出模块和低电平电压输出模块;其中,所述GPIO电平输出模块的第一端口与所述一级反向模块的第三端口连接,所述GPIO电平输出模块的第三端口与所述二级反向模块的第三端口连接;所述一级反向模块的第一端口与所述高电平电压输出模块的第一端口连接;所述二级反向模块的第一端口与所述低电平电压输出模块的第一端口连接;其中,所述一级反向模块包括第一三极管和第一一级反向电阻,所述第一三极管的基极与所述一级反向模块的第三端口连接,所述第一三极管的集电极与所述第一一级反向电阻的第二端口连接,所述第一三极管的发射极接地;所述二级反向模块包括第二三极管、第三三极管、第一二级反向电阻和第三二级反向电阻,所述第二三极管的基极与所述二级反向模块的第三端口连接,所述第二三极管的集电极与第一二级反向电阻的第二端口连接,所述第二三极管的发射极接地;所述第三三极管的集电极与所述第三二级反向电阻的第二端口连接,所述第三三极管的发射机接地。
本实用新型提供的一种GPIO控制不同电压输出的控制电路,通过以上连接方式,使得GPIO输出高电平的时候,一级反向模块的第一三极管导通,使得一级反向模块导通,二级反向模块的第二三极管导通,第三三极管关闭,使得二级反向模块关闭,进一步使得高电平电压输出模块导通,低电平电压输出模块关闭,建立高电平电压输入至电平电压输出的电路;GPIO输出低电平的时候,一级反向模块的第一三极管关闭,使得一级反向模块关闭,二级反向模块的第二三极管和第三三极管导通,使得二级反向模块导通,进一步使得高电平电压输出模块关闭,低电平电压输出模块导通,建立低电平电压输入至电平电压输出的电路。通过本实用新型提供的一种GPIO控制不同电压输出的控制电路,可实现仅靠一个GPIO控制不同电压输出的电路,进一步节省成本。
作为优选例子,所述GPIO电平输出模块包括GPIO端口、第一电平输出电阻、第二电平输出电阻和第三电平输出电阻;所述第一电平输出电阻的第一端口与所述GPIO端口连接,所述第一电平输出电阻的第二端口与所述GPIO电平输出模块的第一端口连接;所述第二电平输出电阻的第一端口与所述GPIO端口连接,所述第二电平输出电阻的第二端口接地;所述第三电平输出电阻的第一端口与所述GPIO电平输出模块的第三端口连接,所述第三电平输出电阻的第二端口与所述GPIO端口连接。
本优选例子通过GPIO端口与分别与第一电平输出电阻、第二电平输出电阻和第三电平输出电阻连接,确保端口静态是高电平或者低电平,同时也起到了增加高电平的带载能力或者降低端口阻抗,减少噪声干扰的作用。
作为优选例子,所述一级反向模块还包括第二一级反向电阻;所述第一一级反向电阻的第一端口与所述第一反向模块的第一端口连接;所述第二一级反向电阻的第一端口与所述第一三极管的集电极连接,所述第二一级反向电阻的第二端口与所述第一反向模块的第二端口连接。
本优选例子通过将第一三极管分别与第一一级反向电阻和第二一级反向电阻进行连接,起到了电阻限制电流进一步保护三极管的作用。
作为优选例子,所述二级反向模块还包括第二二级反向电阻和第四二级反向电阻;所述第一二级反向电阻的第一端口与所述二级反向模块的第一端口连接;所述第二二级反向电阻的第一端口与所述第二三极管的集电极连接,所述第二二级反向电阻的第二端口与所述第三三极管的基极连接;所述第三二级反向电阻的第一端口与所述二级反向模块的第一端口连接;所述第四二级反向电阻的第一端口与所述第三三极管的集电极连接,所述第四二级反向电阻的第二端口与所述二级反向模块的第二端口连接。
本优选例子通过将第二三极管和第三三极管分别与第一二级反向电阻、第二二级反向电阻、第三二级反向电阻和第四二级反向电阻进行连接,起到了电阻限制电流进一步保护三极管的作用。
作为优选例子,所述高电平电压输出模块包括第四三极管、第一二极管和第一电容;所述第四三极管的源极与所述第一二极管的负极连接,所述第四三极管的基极与第一电容的第二端口连接,所述第四三极管的漏极与电平电压输出端口连接;所述第一二极管的正极与高电平电压输入端口连接;所述第一电容的第一端口与所述第四三极管的源极连接。
本优选例子通过第四三极管、第一二极管和第一电容组成高电平电压输出模块,使得第四三极管控制高电平电压输出模块的通断;第一二极管避免电压反灌引起电路异常;电路的断开需要时间,此时第一电容进行放电确保电路的正常导通或断开。
作为优选例子,所述低电平电压输出模块包括第五三极管、第二二极管和第二电容;所述第五三极管的源极与所述第二二极管的负极连接,所述第五三极管的基极与第二电容的第二端口连接,所述第五三极管的漏极与电平电压输出端口连接;所述第二三极管的正极与低电平电压输入端口连接;所述第二电容的第一端口与所述第五三极管的源极链接。
本优选例子通过第五三极管、第二二极管和第二电容组成高电平电压输出模块,使得第五三极管控制高电平电压输出模块的通断;第二二极管避免电压反灌引起电路异常;电路的断开需要时间,此时第二电容进行放电确保电路的正常导通或断开。
作为优选例子,所述第一三极管、第二三极管和第三三极管均为NPN型三极管;所述第四三极管为P-MOS型三极管,所述第一二极管为肖特基二极管。
本优选例子通过采用NPN型三极管作为第一三极管、第二三极管和第三三极管,起到了控制电流的流动进一步控制电路的输出作用,同时也能控制电路的通断,防止过大的电流流过电路;通过采用P-MOS型三极管作为第四三极管控制电路通断的同时起到了防反接开关的作用;通过采用肖特基二极管作为第一二极管,起到了防反灌的作用,避免了电压反灌引起前端电路出现异常。
作为优选例子,所述第五三极管为P-MOS型三极管,所述第二二极管为肖特基二极管。
本优选例子通过采用P-MOS型三极管作为第五三极管控制电路通断的同时起到了防反接开关的作用;本优选例子通过采用肖特基二极管作为第二二极管,起到了防反灌的作用,避免了电压反灌引起前端电路出现异常。
作为优选例子,所述一级反向模块的第二端口与所述高电平电压输出模块的第二端口连接。
作为优选例子,所述二级反向模块的第二端口与所述低电平电压输出模块的第二端口连接。
附图说明
图1是本实用新型提供的某一实施例的装置结构示意图;
图2是本实用新型提供的某一实施例的高电平输出电路图;
图3是本实用新型提供的某一实施例的低电平输出电路图。
具体实施方式
下面将结合本实用新型中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型提供了一种GPIO控制不同电压输出的控制电路,包括GPIO电平输出模块1、一级反向模块2、二级反向模块3、高电平电压输出模块4和低电平电压输出模块5;其中,所述GPIO电平输出模块1的第一端口与所述一级反向模块2的第三端口连接,所述GPIO电平输出模块1的第三端口与所述二级反向模块3的第三端口连接;所述一级反向模块2的第一端口与所述高电平电压输出模块4的第一端口连接;所述二级反向模块3的第一端口与所述低电平电压输出模块5的第一端口连接;其中,所述一级反向模块2包括第一三极管和第一一级反向电阻,所述第一三极管的基极与所述一级反向模块2的第三端口连接,所述第一三极管的集电极与所述第一一级反向电阻的第二端口连接,所述第一三极管的发射极接地;所述二级反向模块3包括第二三极管、第三三极管、第一二级反向电阻和第三二级反向电阻,所述第二三极管的基极与所述二级反向模块3的第三端口连接,所述第二三极管的集电极与第一二级反向电阻的第二端口连接,所述第二三极管的发射极接地;所述第三三极管的集电极与所述第三二级反向电阻的第二端口连接,所述第三三极管的发射机接地。
请参阅图1,在本实用新型实施例中,电路内部有GPIO电平输出模块1、一级反向模块2、二级反向模块3、高电平电压输出模块4和低电平电压输出模块5。通过以上连接方式连接的电路,使得GPIO传递高电平的时候,一级反向模块2中的第一三极管导通,使得一级反向模块2导通,二级反向模块3的第二三极管导通、第三三极管关闭,使得二级反向模块3关闭,从而导通高电平电压输出模块4导通并输出高电平;GPIO传递低电平的时候,一级反向模块2中的第一三极管关闭,使得一级反向模块2关闭,二级反向模块3的第二三极管和第三三极管导通,使得二级反向模块3导通,从而导通低电平电压输出模块4并输出低电平。从而达到一个GPIO控制不同电压输出的控制电路。
所述GPIO电平输出模块包括GPIO端口、第一电平输出电阻、第二电平输出电阻和第三电平输出电阻;所述第一电平输出电阻的第一端口与所述GPIO端口连接,所述第一电平输出电阻的第二端口与所述GPIO电平输出模块的第一端口连接;所述第二电平输出电阻的第一端口与所述GPIO端口连接,所述第二电平输出电阻的第二端口接地;所述第三电平输出电阻的第一端口与所述GPIO电平输出模块的第三端口连接,所述第三电平输出电阻的第二端口与所述GPIO端口连接。
请参阅图2至图3,在本实用新型实施例中,通过输入端口GPIO端口分别接第一电平输出电阻、第二电平输出电阻和第三电平输出电阻,实现阻抗匹配,稳定GPIO端口输入的电平。
所述一级反向模块还包括第二一级反向电阻;所述第一一级反向电阻的第一端口与所述第一反向模块的第一端口连接;所述第二一级反向电阻的第一端口与所述第一三极管的集电极连接,所述第二一级反向电阻的第二端口与所述第一反向模块的第二端口连接。
请参阅图2,在本实用新型实施例中,将电阻与三极管连接进行电流限制,防止电流过大烧坏三极管,对三极管进行保护。
所述二级反向模块还包括第二二级反向电阻和第四二级反向电阻;所述第一二级反向电阻的第一端口与所述二级反向模块的第一端口连接;所述第二二级反向电阻的第一端口与所述第二三极管的集电极连接,所述第二二级反向电阻的第二端口与所述第三三极管的基极连接;所述第三二级反向电阻的第一端口与所述二级反向模块的第一端口连接;所述第四二级反向电阻的第一端口与所述第三三极管的集电极连接,所述第四二级反向电阻的第二端口与所述二级反向模块的第二端口连接。
请参阅图3,在本实用新型实施例中,将电阻与三极管连接进行电流限制,防止电流过大烧坏三极管,对三极管进行保护。
所述高电平电压输出模块包括第四三极管、第一二极管和第一电容;所述第四三极管的源极与所述第一二极管的负极连接,所述第四三极管的基极与第一电容的第二端口连接,所述第四三极管的漏极与电平电压输出端口连接;所述第一二极管的正极与高电平电压输入端口连接;所述第一电容的第一端口与所述第四三极管的源极连接。
请参阅图2,在本实用新型实施例中,采用三极管对电路进行高电平电压输出通断的控制,同时采用二极管避免电压反灌引起电路异常,当电路需要一定时间进行断开时,采用电容确保电路的正常导通断开。
所述低电平电压输出模块包括第五三极管、第二二极管和第二电容;所述第五三极管的源极与所述第二二极管的负极连接,所述第五三极管的基极与第二电容的第二端口连接,所述第五三极管的漏极与电平电压输出端口连接;所述第二三极管的正极与低电平电压输入端口连接;所述第二电容的第一端口与所述第五三极管的源极链接。
请参阅图3,在本实用新型实施例中,采用三极管对电路进行高电平电压输出通断的控制,同时采用二极管避免电压反灌引起电路异常,当电路需要一定时间进行断开时,采用电容确保电路的正常导通断开。
所述第一三极管、第二三极管和第三三极管均为NPN型三极管;所述第四三极管为P-MOS型三极管,所述第一二极管为肖特基二极管。
请参阅图2至图3,在本实用新型实施例中,采用NPN型三极管对电流流控起到控制作用,进一步控制电路的输出,防止了电流过大,控制电路的通断。在其他的可能性实施例中,可将NPN型三极管替换为可实施其作用的其他电子元器件或电路结构。
请参阅图2至图3,在本实用新型实施例中,采用P-MOS型三极管,控制电路通断的同时防反接开关。在其他的可能性实施例中,可将P-MOS型三极管替换为可实施其作用的其他电子元器件或电路结构。
所述第五三极管为P-MOS型三极管,所述第二二极管为肖特基二极管。
请参阅图2至图3,在本实用新型实施例中,采用肖特基二极管以防反灌,避免电压反灌引起前端电路异常。在其他的可能性实施例中,可将肖特基二极管替换为可实施其作用的其他电子元器件或电路结构。
所述一级反向模块的第二端口与所述高电平电压输出模块的第二端口连接。
所述二级反向模块的第二端口与所述低电平电压输出模块的第二端口连接。
以上所述是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本实用新型的保护范围。
Claims (10)
1.一种GPIO控制不同电压输出的控制电路,其特征在于,包括GPIO电平输出模块、一级反向模块、二级反向模块、高电平电压输出模块和低电平电压输出模块;
其中,所述GPIO电平输出模块的第一端口与所述一级反向模块的第三端口连接,所述GPIO电平输出模块的第三端口与所述二级反向模块的第三端口连接;
所述一级反向模块的第一端口与所述高电平电压输出模块的第一端口连接;
所述二级反向模块的第一端口与所述低电平电压输出模块的第一端口连接;
其中,所述一级反向模块包括第一三极管和第一一级反向电阻,所述第一三极管的基极与所述一级反向模块的第三端口连接,所述第一三极管的集电极与所述第一一级反向电阻的第二端口连接,所述第一三极管的发射极接地;
所述二级反向模块包括第二三极管、第三三极管、第一二级反向电阻和第三二级反向电阻,所述第二三极管的基极与所述二级反向模块的第三端口连接,所述第二三极管的集电极与第一二级反向电阻的第二端口连接,所述第二三极管的发射极接地;所述第三三极管的集电极与所述第三二级反向电阻的第二端口连接,所述第三三极管的发射机接地。
2.根据权利要求1所述的一种GPIO控制不同电压输出的控制电路,其特征在于,所述GPIO电平输出模块包括GPIO端口、第一电平输出电阻、第二电平输出电阻和第三电平输出电阻;
所述第一电平输出电阻的第一端口与所述GPIO端口连接,所述第一电平输出电阻的第二端口与所述GPIO电平输出模块的第一端口连接;
所述第二电平输出电阻的第一端口与所述GPIO端口连接,所述第二电平输出电阻的第二端口接地;
所述第三电平输出电阻的第一端口与所述GPIO电平输出模块的第三端口连接,所述第三电平输出电阻的第二端口与所述GPIO端口连接。
3.根据权利要求1所述的一种GPIO控制不同电压输出的控制电路,其特征在于,所述一级反向模块还包括第二一级反向电阻;
所述第一一级反向电阻的第一端口与所述一级反向模块的第一端口连接;
所述第二一级反向电阻的第一端口与所述第一三极管的集电极连接,所述第二一级反向电阻的第二端口与所述一级反向模块的第二端口连接。
4.根据权利要求1所述的一种GPIO控制不同电压输出的控制电路,其特征在于,所述二级反向模块还包括第二二级反向电阻和第四二级反向电阻;
所述第一二级反向电阻的第一端口与所述二级反向模块的第一端口连接;
所述第二二级反向电阻的第一端口与所述第二三极管的集电极连接,所述第二二级反向电阻的第二端口与所述第三三极管的基极连接;
所述第三二级反向电阻的第一端口与所述二级反向模块的第一端口连接;
所述第四二级反向电阻的第一端口与所述第三三极管的集电极连接,所述第四二级反向电阻的第二端口与所述二级反向模块的第二端口连接。
5.根据权利要求1所述的一种GPIO控制不同电压输出的控制电路,其特征在于,所述高电平电压输出模块包括第四三极管、第一二极管和第一电容;
所述第四三极管的源极与所述第一二极管的负极连接,所述第四三极管的基极与第一电容的第二端口连接,所述第四三极管的漏极与电平电压输出端口连接;
所述第一二极管的正极与高电平电压输入端口连接;
所述第一电容的第一端口与所述第四三极管的源极连接。
6.根据权利要求1所述的一种GPIO控制不同电压输出的控制电路,其特征在于,所述低电平电压输出模块包括第五三极管、第二二极管和第二电容;
所述第五三极管的源极与所述第二二极管的负极连接,所述第五三极管的基极与第二电容的第二端口连接,所述第五三极管的漏极与电平电压输出端口连接;
所述第二三极管的正极与低电平电压输入端口连接;
所述第二电容的第一端口与所述第五三极管的源极链接。
7.根据权利要求5所述的一种GPIO控制不同电压输出的控制电路,其特征在于,所述第一三极管、第二三极管和第三三极管均为NPN型三极管;
所述第四三极管为P-MOS型三极管,所述第一二极管为肖特基二极管。
8.根据权利要求6所述的一种GPIO控制不同电压输出的控制电路,其特征在于,所述第五三极管为P-MOS型三极管,所述第二二极管为肖特基二极管。
9.根据权利要求1所述的一种GPIO控制不同电压输出的控制电路,其特征在于,所述一级反向模块的第一端口与所述高电平电压输出模块的第一端口连接,还包括:
所述一级反向模块的第二端口与所述高电平电压输出模块的第二端口连接。
10.根据权利要求1所述的一种GPIO控制不同电压输出的控制电路,其特征在于,所述二级反向模块的第一端口与所述低电平电压输出模块的第一端口连接,还包括:
所述二级反向模块的第二端口与所述低电平电压输出模块的第二端口连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322029041.0U CN220711349U (zh) | 2023-07-31 | 2023-07-31 | 一种gpio控制不同电压输出的控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322029041.0U CN220711349U (zh) | 2023-07-31 | 2023-07-31 | 一种gpio控制不同电压输出的控制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220711349U true CN220711349U (zh) | 2024-04-02 |
Family
ID=90440363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322029041.0U Active CN220711349U (zh) | 2023-07-31 | 2023-07-31 | 一种gpio控制不同电压输出的控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220711349U (zh) |
-
2023
- 2023-07-31 CN CN202322029041.0U patent/CN220711349U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7397297B2 (en) | Level shifter circuit | |
JP5141389B2 (ja) | 電力増幅器 | |
US20090085654A1 (en) | Biasing Circuit with Fast Response | |
CN112564689B (zh) | 多协议io复用电路 | |
US7009453B2 (en) | Bias current supply circuit and amplification circuit | |
CN220711349U (zh) | 一种gpio控制不同电压输出的控制电路 | |
WO2007052389A1 (ja) | パワーアンプおよびそのアイドリング電流設定回路 | |
CN215267757U (zh) | 一种双电源切换电路及双电源控制系统 | |
US4165494A (en) | Bi-state linear amplifier | |
CN108200518B (zh) | 一种消除上电瞬间杂音的音频电路和音频设备 | |
JP2894578B2 (ja) | 論理信号回路 | |
WO1993017499A1 (en) | Bi-cmos output circuit | |
US5072139A (en) | Interface circuit preventing noise generated between integrated circuits | |
KR970055268A (ko) | 오디오신호 증폭회로 | |
US5130573A (en) | Semiconductor integrated circuit having ecl circuits and a circuit for compensating a capacitive load | |
US20040150425A1 (en) | Output signal circuit capable of automatically detecting polarity | |
US6154063A (en) | Class AB emitter follower buffers | |
CN111106802B (zh) | 一种兼容apt和et模式的5g射频前端电源切换芯片 | |
JPH07161926A (ja) | アナログ信号切替え回路 | |
US5495099A (en) | High speed super push-pull logic (SPL) circuit using bipolar technology | |
JP3963251B2 (ja) | 電子回路 | |
JP2998311B2 (ja) | 論理回路 | |
JPH0766709A (ja) | Ecl/cmosレベル変換回路及びこれを含む半導体集積回路 | |
JPH02278595A (ja) | 高速センスアンプ | |
JP4887180B2 (ja) | 短絡保護機能付き半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |