CN220651150U - 一种基于dummy管的双相电流路径电流源电路 - Google Patents
一种基于dummy管的双相电流路径电流源电路 Download PDFInfo
- Publication number
- CN220651150U CN220651150U CN202322488135.4U CN202322488135U CN220651150U CN 220651150 U CN220651150 U CN 220651150U CN 202322488135 U CN202322488135 U CN 202322488135U CN 220651150 U CN220651150 U CN 220651150U
- Authority
- CN
- China
- Prior art keywords
- nmos
- pmos
- source
- grid
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009977 dual effect Effects 0.000 claims description 6
- 238000013461 design Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种基于dummy管的双相电流路径电流源电路，涉及集成电路设计领域，包括电流源、运算放大器、NMOS管MN1～7、PMOS管MP1～5；其中，NMOS管MN4和PMOS管MP4为源极开关，PMOS管MP1和NMOS管MN5分别为上述源极开关的上拉和下拉dummy管，解决了双相电流路径电流源电路的电荷共享问题；NMOS管MN6、NMOS管MN7和PMOS管MP5均是和源极开关管MP4和MN4进行匹配的dummy开关管，保证MOS管MN2和MN3在复制电流源I REF时更加精准。本实用新型基于dummy管技术，不仅解决了电荷共享问题，还实现了精准的双相电流路径输出。
Description
技术领域
本实用新型涉及集成电路设计领域，具体涉及一种基于dummy管的双相电流路径电流源电路。
背景技术
双相电流路径电流源电路只需一个电流源即可产生两相的输出电流，其电路原理图如图1所示。在实际的电路中，如果只提供上下两路电流的路径，上下流动的电流一定会存在差异。亦即，在两路电流支路的开关同时导通的时间内，存在不为零的净输出电流，即上下电流的失配，这会造成输出电压在一定范围内上下波动。相比于漏极开关而言，在两路电流支路上使用源极开关可以克服电荷注入和时钟馈通等缺点，但是源极开关的结构不足以解决电流源的失配和电荷共享等问题。传统解决电流源失配的方法有：增大电流源MOS管的尺寸，以降低沟道长度调制效应的影响；或者采用共源共栅结构来增大电流源内部的阻抗。解决电荷共享的方法一般是采用自举。最近提出一种采用运算放大器的方法来解决电流源失配问题，其电路如图2所示，但无法解决电荷共享问题。这些普通的解决电流源失配和电荷共享的方法虽然可以起到一定程度上的作用，但是无法满足高精度电路的设计要求，因此需要采用一种高性能的电路设计，并克服电流源的电荷共享等问题。
实用新型内容
本实用新型的目的在于克服现有技术的不足，提供一种基于dummy管的双相电流路径电流源电路，以解决普通双相电流路径电流源电路的电流源失配和电荷共享问题。
本实用新型的目的是通过以下技术方案来实现的：
一种基于dummy管的双相电流路径电流源电路，包括：电流源、第一NMOS、第二NMOS、第三NMOS、第四NMOS、第一PMOS、第二PMOS、第三PMOS、第四PMOS、第五NMOS、运算放大器；所述电流源的输出端连接所述第一NMOS的漏、栅极，第一NMOS的栅极连接第二NMOS的栅极且连接第三NMOS的栅极，第三NMOS的源极连接所述第四NMOS的漏极，第四NMOS的栅极连接第一PMOS的栅极，第一PMOS的源极连接第四NMOS的漏极，第二NMOS的漏极连接第二PMOS的漏极，第二PMOS的栅极连接第三PMOS的栅极，第三NMOS的漏极连接第三PMOS的漏极，第三PMOS的源极连接第四PMOS的漏极，第四PMOS的栅极连接第五NMOS的栅极，第五NMOS的漏极连接第四PMOS的漏极，所述运算放大器的同相输入端连接第二NMOS的漏极，运算放大器的反相输入端连接第三NMOS的漏极，运算放大器的输出端连接第二PMOS的栅极，第四NMOS的栅极外接开关命令信号DN，第四PMOS的栅极外接开关命令信号UP，第一NMOS的源极、第四NMOS的源极和第五NMOS的源极均接地，电流源的输入端、第一PMOS的源极、第二PMOS的源极和第四PMOS的源极接电源VDD。
进一步地，还包括第六NMOS，所述第六NMOS的漏极连接所述第一NMOS的源极，第六NMOS的源极接地，第六NMOS的栅极接电源VDD。
进一步地，还包括第七NMOS和第五PMOS，所述第七NMOS的漏极连接所述第二NMOS的源极，第七NMOS的源极接地，第七NMOS的栅极接电源VDD，所述第五PMOS的漏极连接第二PMOS的源极，第五PMOS的源极接电源VDD，第五PMOS的栅极接地。
本实用新型的有益效果是：
1）在双相电流路径电流源电路中，采用源极开关克服了电荷注入和时钟馈通等缺点。
2）由于运放的钳位作用，使得上拉电路和下拉电路的电流完全相等，解决了电流源失配的问题。
3）为源极开关设置对应的上拉和下拉的dummy管，解决了电荷共享的问题。
附图说明
图1为传统双相电流路径电流源电路；
图2为加入运放进行钳位的双相电流路径电流源电路；
图3为本实用新型电路结构图。
具体实施方式
下面将结合实施例，对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
参阅图1-图3，本实用新型提供一种技术方案：
一种基于dummy管的双相电流路径电流源电路，如图3所示，包括：电流源I REF、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五NMOS管MN5、运算放大器A1；所述电流源的输出端连接所述第一NMOS的漏、栅极，第一NMOS的栅极连接第二NMOS的栅极且连接第三NMOS的栅极，第三NMOS的源极连接所述第四NMOS的漏极，第四NMOS的栅极连接第一PMOS的栅极，第一PMOS的源极连接第四NMOS的漏极，第二NMOS的漏极连接第二PMOS的漏极，第二PMOS的栅极连接第三PMOS的栅极，第三NMOS的漏极连接第三PMOS的漏极，第三PMOS的源极连接第四PMOS的漏极，第四PMOS的栅极连接第五NMOS的栅极，第五NMOS的漏极连接第四PMOS的漏极，所述运算放大器的同相输入端连接第二NMOS的漏极，运算放大器的反相输入端连接第三NMOS的漏极，运算放大器的输出端连接第二PMOS的栅极，第四NMOS的栅极外接开关命令信号DN，第四PMOS的栅极外接开关命令信号UP，第一NMOS的源极、第四NMOS的源极和第五NMOS的源极均接地，电流源的输入端、第一PMOS的源极、第二PMOS的源极和第四PMOS的源极接电源VDD。
由于运算放大器的同相输入端和反相输入端对输入的电压有钳位作用，使得MOS管MN2和MN3的漏极电压被锁定一致，使得I 1 =I 3 ，同理有I 2 =I 4 ，而电流I 1 和I 2 位于同一条支路上，且运算放大器的输入端的电流为零，因此I 1 =I 2 ，从而得到I 1 =I 2 =I 3 =I 4 ，从而使得上拉电路和下拉电路的电流完全相等，这就解决了电流源失配的问题。其中，第四NMOS和第四PMOS均为源极开关，可以克服电荷注入和时钟馈通等缺点。
然而，源极开关同样不可以彻底结局电荷共享的问题，为了解决该问题，在源极开关的基础上加入了上拉和下拉的dummy管MP1和MN5，如图3所示。以MOS管MN3和MN4为例，MOS管MN4作为MOS管MN3的源极开关管，当开关管MN4关断后，MOS管MN3的源极电压仍为地，若要使MN3彻底关断，MN3则一定会对Iout进行放电，直到MN3的源极和栅极电压差小于一个阈值电压Vth时，才能真正关断MOS管MN3；当MN3关断时，上拉dummy管MP1直接会将MN3的源极电位拉高，这就解决了电荷共享的问题。
本实施例中，还包括第六NMOS管MN6，所述第六NMOS的漏极连接所述第一NMOS的源极，第六NMOS的源极接地，第六NMOS的栅极接电源VDD。进一步地，还包括第七NMOS管MN7和第五PMOS管MP5，所述第七NMOS的漏极连接所述第二NMOS的源极，第七NMOS的源极接地，第七NMOS的栅极接电源VDD，所述第五PMOS的漏极连接第二PMOS的源极，第五PMOS的源极接电源VDD，第五PMOS的栅极接地。
上述第六NMOS管MN6、第七NMOS管MN7和第五PMOS管MP5均是为了和实际的源极开关管MP4和MN4分别进行匹配的dummy开关管，可以看到它们始终是导通的，它们可以保证MOS管MN2和MN3在复制电流源I REF时更加精准，以实现双相电流路径的输出。
以上所述仅是本实用新型的优选实施方式，应当理解本实用新型并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。
Claims (3)
1.一种基于dummy管的双相电流路径电流源电路，其特征在于，包括：电流源、第一NMOS、第二NMOS、第三NMOS、第四NMOS、第一PMOS、第二PMOS、第三PMOS、第四PMOS、第五NMOS、运算放大器；所述电流源的输出端连接所述第一NMOS的漏、栅极，第一NMOS的栅极连接第二NMOS的栅极且连接第三NMOS的栅极，第三NMOS的源极连接所述第四NMOS的漏极，第四NMOS的栅极连接第一PMOS的栅极，第一PMOS的源极连接第四NMOS的漏极，第二NMOS的漏极连接第二PMOS的漏极，第二PMOS的栅极连接第三PMOS的栅极，第三NMOS的漏极连接第三PMOS的漏极，第三PMOS的源极连接第四PMOS的漏极，第四PMOS的栅极连接第五NMOS的栅极，第五NMOS的漏极连接第四PMOS的漏极，所述运算放大器的同相输入端连接第二NMOS的漏极，运算放大器的反相输入端连接第三NMOS的漏极，运算放大器的输出端连接第二PMOS的栅极，第四NMOS的栅极外接开关命令信号DN，第四PMOS的栅极外接开关命令信号UP，第一NMOS的源极、第四NMOS的源极和第五NMOS的源极均接地，电流源的输入端、第一PMOS的源极、第二PMOS的源极和第四PMOS的源极接电源VDD。
2.根据权利要求1所述的一种基于dummy管的双相电流路径电流源电路，其特征在于：还包括第六NMOS，所述第六NMOS的漏极连接所述第一NMOS的源极，第六NMOS的源极接地，第六NMOS的栅极接电源VDD。
3.根据权利要求1所述的一种基于dummy管的双相电流路径电流源电路，其特征在于：还包括第七NMOS和第五PMOS，所述第七NMOS的漏极连接所述第二NMOS的源极，第七NMOS的源极接地，第七NMOS的栅极接电源VDD，所述第五PMOS的漏极连接第二PMOS的源极，第五PMOS的源极接电源VDD，第五PMOS的栅极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322488135.4U CN220651150U (zh) | 2023-09-13 | 2023-09-13 | 一种基于dummy管的双相电流路径电流源电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322488135.4U CN220651150U (zh) | 2023-09-13 | 2023-09-13 | 一种基于dummy管的双相电流路径电流源电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220651150U true CN220651150U (zh) | 2024-03-22 |
Family
ID=90286095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322488135.4U Active CN220651150U (zh) | 2023-09-13 | 2023-09-13 | 一种基于dummy管的双相电流路径电流源电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220651150U (zh) |
-
2023
- 2023-09-13 CN CN202322488135.4U patent/CN220651150U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256621B2 (en) | Keeper circuits having dynamic leakage compensation | |
| US5023480A (en) | Push-pull cascode logic | |
| US7339402B2 (en) | Differential amplifier with over-voltage protection and method | |
| US8030972B2 (en) | High-speed latched comparator circuit with variable positive feedback | |
| US7498847B2 (en) | Output driver that operates both in a differential mode and in a single mode | |
| WO1984003372A1 (en) | A current source circuit having reduced error | |
| US6844773B2 (en) | Semiconductor integrated circuit device enabling to produce a stable constant current even on a low power-source voltage | |
| US10164637B2 (en) | Level shifter for voltage conversion | |
| US20090184752A1 (en) | Bias circuit | |
| US9136828B2 (en) | Current mode logic latch | |
| CN220651150U (zh) | 一种基于dummy管的双相电流路径电流源电路 | |
| US4529948A (en) | Class AB amplifier | |
| US10095260B2 (en) | Start-up circuit arranged to initialize a circuit portion | |
| TWI430576B (zh) | 用於改良雙載子互補式金氧半導體(BiCMOS)中時脈驅動器之相位雜訊的系統 | |
| US7130225B1 (en) | Charge pump with large bypass capacitors | |
| CN104539251B (zh) | 低噪声低压差分信号发送器 | |
| CN108418573B (zh) | 电源采样电路及包括其的零功耗上电复位电路 | |
| US4963771A (en) | TTL/CMOS level translator | |
| EP2124336B1 (en) | High-speed latched comparator circuit | |
| US20110285466A1 (en) | Power amplifier circuit | |
| CN116700420A (zh) | 一种基于轨到轨运放的电流匹配电流源电路 | |
| US10666248B1 (en) | Circuit and method for biasing transistor | |
| CN113517883B (zh) | 一种减小沟道电荷注入效应的自举开关 | |
| US20240213971A1 (en) | Comparator circuit with dynamic hysteresis | |
| US20230336176A1 (en) | Level shifter circuit, corresponding device and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |