CN220511081U - 降频电路、用于射频匹配器的信号检测电路及射频匹配器 - Google Patents

Abstract

本实用新型公开了一种降频电路、信号检测电路及射频匹配器，该降频电路包括降频处理模块和差分处理模块，降频处理模块用于接收输入目标信号与本振信号进行混频处理，实现RF信号到中频IF信号的转变，并产生差分输出信号，差分处理模块用于将降频处理模块输出的差分信号转为单端信号，同时调整信号幅度在设定的范围内。本实用新型将目标信号与本地的LO信号接入降频电路，降频后的IF信号输出到ADC，解决了高频ADC价格昂贵、带宽有限、采样幅值、相位精度不够的问题，可以对40.68MHz、60.00MHz、80MHz、81.36MHZ、100MHz、150MHz、200MHz(或其它频率)等半导体射频电源常用频率进行降频处理，降低了ADC要求，提升了检测精度，避免了高频下出现的波动、导致控制不稳定。

Description

降频电路、用于射频匹配器的信号检测电路及射频匹配器

技术领域

本实用新型属于射频匹配器技术领域，具体涉及一种降频电路、用于射频匹配器的信号检测电路及射频匹配器。

背景技术

目前高频射频电源匹配器行业检测控制是行业难题，其精度要求高，检测范围大，要求动态响应要及时，现有技术是直接采用高频ADC进行检测，然而采用高频ADC检测的方案有如下缺点：

1.高频ADC检测误差大，控制不稳，需要降低误差；

2.宽范围射频电源下，边界位置的检测存在困难，上下边界无法同时均衡；

3.高频ADC价格昂贵，直接采用ADC检测的成本较大，且带宽有限，不能满足需求，且无法满足批量生产。

实用新型内容

本实用新型的目的在于克服现有技术中的至少一种缺陷，提供了一种降频电路、用于射频匹配器的信号检测电路及射频匹配器，本实用新型的降频电路不仅可以极大的降低ADC的要求，提高设计效率，同时也保证生产一致性；通过使用不同的振荡器，可以实现40.68MHz、60.00MHz等高频射频电源匹配的控制输出。

本实用新型的技术方案是这样实现的：本实用新型公开了一种降频电路，包括降频处理模块和差分处理模块，所述降频处理模块具有用于接收输入目标信号的第一输入端和用于接收本振信号的第二输入端以及用于输出差分输出信号的第一输出端和第二输出端，所述差分处理模块具有用于接收差分信号的第一输入端、第二输入端以及用于输出单端信号的输出端，所述降频处理模块的第二输入端与本振电路的输出端连接，所述降频处理模块的第一输出端与差分处理模块的第一输入端连接，所述降频处理模块的第二输出端与差分处理模块的第二输入端连接，所述差分处理模块的输出端为降频电路的输出端。

进一步地，所述本振电路包括振荡器、选频网络和幅值处理模块，所述选频网络的输入端与振荡器的输出端连接，所述选频网络的输出端与幅值处理模块的输入端连接，所述幅值处理模块的输出端与降频处理模块的第二输入端连接。

所述振荡器用于产生源信号；所述选频网络用于对源信号进行滤波；所述幅值处理模块用于对滤波后的源信号进行幅度处理，输出本振信号。

进一步地，所述幅值处理模块包括运放U3，运放U3的第一正极输入端为幅值处理模块的输入端，运放U3的第一负极输入端分别与电阻R3的一端、电阻R4的一端连接，电阻R4的另一端接地，电阻R3的另一端与运放U3的第一输出端连接，运放U3的第二正极输入端与运放U3的第一输出端连接，运放U3的第二负极输入端与电阻R2的一端连接，电阻R2的另一端分别与电容C5的一端、运放U3的第二输出端连接，电容C5的另一端为幅值处理模块的输出端。

进一步地，所述本振电路还包括第一隔离模块，所述第一隔离模块的输入端与幅值处理模块的输出端连接，所述第一隔离模块的输出端与降频处理模块的第二输入端连接。

进一步地，本实用新型的降频电路还包括衰减模块，所述衰减模块的输入端用于接收输入目标信号，所述衰减模块的输出端与降频处理模块的第一输入端连接。

进一步地，本实用新型的降频电路还包括滤波模块或/和第二隔离模块，当降频电路包括滤波模块或第二隔离模块时，所述滤波模块或第二隔离模块的输入端与差分处理模块的输出端连接，滤波模块或第二隔离模块的输出端为降频电路的输出端；当降频电路包括第二隔离模块和滤波模块时，所述第二隔离模块的输入端与差分处理模块的输出端连接，所述第二隔离模块的输出端与滤波模块的输入端连接，滤波模块的输出端为降频电路的输出端。

进一步地，所述降频处理模块包括至少一个混频器，当降频处理模块包括两个混频器时，两个混频器均具有差分X输入端、差分Y输入端以及一个输出端，其中一个混频器U41的第一X输入端与巴伦的第一输出端连接，混频器U41的第二X输入端与电阻R7的一端连接，电阻R7的另一端接地，混频器U41的第一Y输入端分别与本振电路的输出端以及电阻R8的一端连接，电阻R8的另一端接地，混频器U41的第二Y输入端与电阻R9的一端连接，电阻R9的另一端接地，混频器U41的输出端与差分处理模块的第一输入端连接；

另一个混频器U42的第一X输入端与巴伦的第二输出端连接，混频器U42的第二X输入端与电阻R16的一端连接，电阻R16的另一端接地，混频器U42的第一Y输入端分别与本振电路的输出端以及电阻R17的一端连接，电阻R17的另一端接地，混频器U42的第二Y输入端与电阻R18的一端连接，电阻R18的另一端接地，混频器U42的输出端与差分处理模块的第二输入端连接；

所述巴伦的输入端为降频处理模块的第一输入端，用于接收输入目标信号。

进一步地，所述差分处理模块包括运放U5，运放U5的第一正极输入端分别与电阻R12的一端、电阻R10的一端连接，电阻R12的另一端接地，电阻R10的另一端为差分处理模块的第一输入端，运放U5的第一负极输入端分别与电阻R13的一端、电阻R11的一端连接，电阻R13的另一端分别与运放U5的第一输出端以及运放U5的第二正极输入端连接，电阻R11的另一端为差分处理模块的第二输入端，运放U5的第二负极输入端分别与电阻R14的一端、电阻R15的一端连接，电阻R15的另一端接地，电阻R14的另一端与运放U5的第二输出端连接，运放U5的第二输出端为差分处理模块的输出端。

本实用新型还公开了一种用于射频匹配器的信号检测电路，包括ADC模块以及如上所述的降频电路，所述降频电路的输出端与ADC模块的输入端连接。

本实用新型还公开了一种射频匹配器，采用了如上所述的信号检测电路。

本实用新型至少具有如下有益效果：

本实用新型的降频电路包括降频处理模块、差分处理模块以及用于输出本振信号的本振电路，降频处理模块用于接收输入目标信号与本振信号进行混频处理，实现RF信号到中频IF信号的转变，并产生差分输出信号，差分信号可以降低噪声和漂移，提供出色的平衡性能，器件输出以完全相等的权数相加，从而不受负载电路精度的影响。差分处理模块用于将降频处理模块输出的差分信号转为单端信号，同时调整信号幅度在设定的范围内。本实用新型将目标信号与本地的LO信号接入降频电路，降频后的IF信号输出到ADC，解决了高频ADC价格昂贵、带宽有限、采样幅值、相位精度不够的问题，可以对40.68MHz、60.00MHz、80MHz、81.36MHZ、100MHz、150MHz、200MHz(或其它频率)等半导体射频电源常用频率进行降频处理。

本实用新型电路解决了宽范围射频电源匹配器的信号检测采集，支持50W～35KW的射频电源。

本实用新型降低了ADC要求、提升了检测精度，避免了高频下出现的波动导致控制不稳定。

本实用新型提升了多通道检测的一致性，降低了不同通道之间的差异。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型实施例提供的降频电路的原理框图；

图2为本实用新型实施例提供的本振电路的原理框图；

图3为本实用新型实施例提供的振荡器的电路图；

图4为本实用新型实施例提供的选频网络的电路图；

图5为本实用新型实施例提供的幅值处理模块的电路图；

图6为本实用新型实施例提供的衰减网络的电路图；

图7为本实用新型实施例提供的巴伦的电路图；

图8为本实用新型实施例提供的降频处理模块的电路图；

图9为本实用新型实施例提供的差分处理模块的电路图；

图10为本实用新型实施例提供的滤波模块的电路图。

附图中，1为振荡器，2为选频网络，3为幅值处理模块，4为第一隔离模块，5为输入目标信号，6为衰减网络，7为降频处理模块，8为差分处理模块，9为第二隔离模块，10为滤波模块。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

实施例一

参见图1，本实用新型实施例提供一种降频电路，包括降频处理模块7和差分处理模块8，降频处理模块7用于接收输入目标信号与本振信号进行混频处理，实现RF信号到中频IF信号的转变，并产生差分输出信号，差分处理模块8用于将降频处理模块7输出的差分信号转为单端信号，同时调整信号幅度在设定的范围内。

所述降频处理模块7具有用于接收输入目标信号的第一输入端和用于接收本振信号的第二输入端以及用于输出差分输出信号的第一输出端和第二输出端，所述差分处理模块8具有用于接收差分信号的第一输入端、第二输入端以及用于输出单端信号的输出端，所述降频处理模块7的第二输入端与本振电路的输出端连接，所述降频处理模块7的第一输出端与差分处理模块8的第一输入端连接，所述降频处理模块7的第二输出端与差分处理模块8的第二输入端连接，所述差分处理模块8的输出端为降频电路的输出端。

本振电路用于输出本振信号，参见图2，所述本振电路包括振荡器1、选频网络2和幅值处理模块3，所述选频网络2的输入端与振荡器1的输出端连接，所述选频网络2的输出端与幅值处理模块3的输入端连接，所述幅值处理模块3的输出端与降频处理模块7的第二输入端连接。

本实用新型的振荡器1用于产生稳定干净的源信号“CLKOUT”。

参见图3，一种实施例的振荡器1包括压控振荡器U1、第一滤波电路、电阻R1和电容C2，压控振荡器U1的压控输入端用于接收压控输入信号，压控振荡器U1的电源输入端与第一滤波电路的输出端连接，第一滤波电路的输入端连接电源(如3.3V)。本实施例的第一滤波电路包括电容C1、电感L1，压控振荡器U1的电源输入端与电容C1的一端、电感L1的一端连接，电容C1的另一端接地，电感L1的另一端连接电源(如3.3V)。压控振荡器U1的输出端与电阻R1的一端连接，所述电阻R1的另一端与电容C2的一端连接，电容C2的另一端为振荡器1的输出端，用于输出源信号CLKOUT。其中，电感L1、电容C1用于对电源进行滤波，电阻R1抑制输出信号上下冲振铃，电容C2用于对输出信号进行隔直处理；其中“Vtune_VCXO”为U1的压控输入信号，共同确保输出信号的稳定。本实施例的压控振荡器U1的型号可以采用但不限于357LB3I061M4400。

所述选频网络2用于对产生的源信号“CLKOUT”进行滤波去噪，选取兴趣频率信号“CLKOUT_Filter”进行保留，确保源信号的干净。

参见图4，一种实施例的选频网络2包括滤波模块U2、第二滤波电路和电容C4，所述第二滤波电路的输入端与振荡器1的输出端连接，所述第二滤波电路的输出端与滤波模块的输入端连接，所述滤波模块的输出端与电容C4的一端连接，电容C4的另一端为选频网络2的输出端。滤波模块U2的型号可以采用但不限于TB0772A。

本实施例的第二滤波电路包括电容C3、电感L2，滤波模块的输入端与电感L2的一端连接，电感L2的另一端与电容C3的一端、振荡器1的输出端连接，电容C3的另一端接地。其中，电容C3、电感L2用于对输入信号进行滤波，电容C4用于对输出信号进行隔直处理。

所述幅值处理模块3用于对“CLKOUT_Filter”信号进行幅度处理，输出满足设计需求目标信号“Out1”。

参见图5，本实施例的幅值处理模块3包括运放U3，本实施例的运放U3为双运放，运放U3的第一正极输入端为幅值处理模块的输入端，运放U3的第一负极输入端分别与电阻R3的一端、电阻R4的一端连接，电阻R4的另一端接地，电阻R3的另一端与运放U3的第一输出端连接，运放U3的第二正极输入端与运放U3的第一输出端连接，运放U3的第二负极输入端与电阻R2的一端连接，电阻R2的另一端分别与电容C5的一端、运放U3的第二输出端连接，电容C5的另一端为幅值处理模块的输出端。运放U3的供电正端+Vs连接电源正极(如+5V)，运放U3的供电负端-Vs连接电源负极(如-5V)，运放U3的供电负端-Vs与电容C6的一端连接，电容C6的另一端接地。

其中，电阻R2、电阻R4用于对输入进行幅度处理，电容C5用于对输出信号进行隔直处理。

作为另一种实施例，所述本振电路还包括第一隔离模块4，第一隔离模块4用于进行阻抗隔离。所述第一隔离模块4的输入端与幅值处理模块3的输出端连接，所述第一隔离模块4的输出端与降频处理模块7的第二输入端连接。

作为另一种实施例，所述降频电路还包括用于对输入目标信号5进行衰减的衰减模块，所述衰减模块的输入端用于接收输入目标信号5，所述衰减模块的输出端与降频处理模块7的第一输入端连接。

一种实施例的衰减网络6采用电阻分压方式，对输入信号RF衰减得到“Single_IN”，控制在需要的范围内。

参见图6，本实施例的衰减网络6包括电阻R5和电阻R6，电阻R5的一端接收输入目标信号5(即RF信号)，电阻R5的另一端分别与电阻R6的一端以及衰减网络6的输出端连接，电阻R6的另一端接地。本实施例通过调整电阻R5和电阻R6的阻值实现衰减。

降频处理模块7为核心模块，将输入的“Single_IN”信号与本地的“LO_IN”信号进行混频处理，实现RF信号到中频IF信号的转变，并产生差分输出信号，为后续电路的处理提供便利。

本实用新型的降频处理模块包括至少一个混频器，参见图8，当降频处理模块包括两个混频器时，两个混频器均具有差分X输入端、差分Y输入端以及一个输出端，其中一个混频器U41的第一X输入端X1与巴伦的第一输出端Single_IN_N连接，混频器U41的第二X输入端X2与电阻R7的一端连接，电阻R7的另一端接地，混频器U41的第一Y输入端Y1分别与本振电路的输出端以及电阻R8的一端连接，电阻R8的另一端接地，混频器U41的第二Y输入端Y2与电阻R9的一端连接，电阻R9的另一端接地，混频器U41的输出端W与差分处理模块的第一输入端IF_N连接；

另一个混频器U42的第一X输入端X1与巴伦的第二输出端Single_IN_P连接，混频器U42的第二X输入端X2与电阻R16的一端连接，电阻R16的另一端接地，混频器U42的第一Y输入端Y1分别与本振电路的输出端以及电阻R17的一端连接，电阻R17的另一端接地，混频器U42的第二Y输入端Y2与电阻R18的一端连接，电阻R18的另一端接地，混频器U42的输出端W与差分处理模块的第二输入端IF_P连接；

所述巴伦的输入端为降频处理模块的第一输入端，用于接收输入目标信号。

Single_IN经过巴伦后变化为Single_IN_N/Single_IN_P分别输入混频器U41、混频器U42；混频器U41、混频器U42是高速大带宽混频器，R8/R9、R17/R18对输入LO信号进行均衡，确保Y1/Y2两个端口一致；R7/R16用于对“Single_IN”信号均衡，确保X1/X2两个端口一致。“IF_N/IF_P”是混频后的差分输出。

参见图7，一种实施例的巴伦包括变压器T1和变压器T2，变压器T1的初级线圈的一端即变压器T1的第4接线端为巴伦的输入端，用于连接Single_IN信号，变压器T1的初级线圈的另一端即变压器T1的第6接线端与电阻R23的一端连接，电阻R23的另一端接地，变压器T1的次级线圈的一端即变压器T1的第3接线端与变压器T2的初级线圈的一端即变压器T2的第1接线端连接，变压器T1的次级线圈的另一端即变压器T1的第1接线端与变压器T2的初级线圈的另一端即变压器T2的第3接线端连接，变压器T2的次级线圈的一端即变压器T2的第6接线端与电容C15的一端连接，电容C15的另一端与电阻R20的一端连接，电阻R20的另一端为巴伦的第二输出端Single_IN_P连接，变压器T2的次级线圈的另一端即变压器T2的第4接线端与电容C18的一端连接，电容C18的另一端与电阻R21的一端连接，电阻R21的另一端为巴伦的第一输出端Single_IN_N连接。

所述巴伦还包括电容C16，所述电容C16的一端与变压器T1的次级线圈的一端即变压器T1的第3接线端连接，电容C16的另一端与变压器T1的次级线圈的另一端即变压器T1的第1接线端连接.

所述巴伦还包括电容C19，所述电容C19的一端分别与变压器T1的初级线圈的中间抽头即变压器T1的第5接线端以及变压器T1的次级线圈的中间抽头即变压器T1的第2接线端连接，电容C19的另一端接地。

所述巴伦还包括电容C20，所述电容C20的一端分别与变压器T2的初级线圈的中间抽头即变压器T2的第2接线端以及变压器T2的次级线圈的中间抽头即变压器T2的第5接线端连接，电容C20的另一端接地。

所述巴伦还包括电容C17，电容C17的一端与变压器T2的次级线圈的一端即变压器T2的第6接线端连接，电容C17的另一端与变压器T2的次级线圈的另一端即变压器T2的第4接线端连接.

所述巴伦还包括电阻R19，电阻R19的一端与变压器T2的初级线圈的一端即变压器T2的第1接线端连接，电阻R19的另一端接地。

所述巴伦还包括电阻R22，电阻R22的一端与变压器T2的初级线圈的另一端即变压器T2的第3接线端连接，电阻R22的另一端接地。

混频器的+Vs端口分别与正电压(如+5V)以及第一电容的一端连接，第一电容的另一端接地，混频器的-Vs端口分别与负电压(如-5V)以及第二电容的一端连接，第二电容的另一端接地。本实施例的混频器的Z端口接地。

本实施例的混频器U41和混频器U42的型号采用AD633。当然，本实用新型还可以根据需要调整混频器的型号。

当然，降频处理模块还可以只包括一个混频器(如采用高速大带宽混频器)，所述混频器具有差分X输入端、差分Y输入端以及差分输出。此时，降频处理模块无需巴伦，混频器的第一X输入端经第一电阻接地，混频器的第二X输入端为降频处理模块的第一输入端，用于接收输入目标信号。混频器的第一Y输入端分别与第二电阻的一端以及本振电路的输出端连接，第二电阻的另一端接地，混频器的第二Y输入端经第三电阻接地，该混频器的第一输出端与差分处理模块的第一输入端连接；该混频器的第二输出端与差分处理模块的第二输入端连接。第二电阻、第三电阻对输入LO信号进行均衡，确保Y1/Y2两个端口一致；第一电阻用于对“Single_IN”信号均衡，确保X1/X2两个端口一致。

差分处理模块8用于将差分信号“IF_N/IF_P”转为单端信号“Output_1V”，同时调整信号幅度在需要的范围内。

参见图9，所述差分处理模块包括运放U5，本实施例的运放U5为双运放，运放U5的第一正极输入端分别与电阻R12的一端、电阻R10的一端连接，电阻R12的另一端接地，电阻R10的另一端为差分处理模块的第一输入端IF_N，运放U5的第一负极输入端分别与电阻R13的一端、电阻R11的一端连接，电阻R13的另一端分别与运放U5的第一输出端以及运放U5的第二正极输入端连接，电阻R11的另一端为差分处理模块的第二输入端IF_P，运放U5的第二负极输入端分别与电阻R14的一端、电阻R15的一端连接，电阻R15的另一端接地，电阻R14的另一端与运放U5的第二输出端连接，运放U5的第二输出端为差分处理模块的输出端。运放U5的供电正端V+连接电源正极(如+5V)，运放U3的供电负端V-连接电源负极(如-5V)，运放U5的供电负端V-与电容C9的一端连接，电容C9的另一端接地。

其中，“IF_N/IF_P”是差分输入，U5结合电阻R10、电阻R11、电阻R12和电阻R13实现对差分输入的幅度调整，进一步的通过电阻R14和电阻R15对输出单端信号进行幅度调整。

本实用新型的降频电路还包括滤波模块10或/和第二隔离模块9。本实用新型的滤波模块10用于对降频后的信号”OutPut1V”进行滤波降噪处理，获取干净输出信号”Filter_Out_1V”提供给ADC使用。所述第二隔离模块9用于提供阻抗隔离。

当降频电路包括滤波模块10或第二隔离模块9时，所述滤波模块10或第二隔离模块9的输入端与差分处理模块8的输出端连接，滤波模块10或第二隔离模块9的输出端为降频电路的输出端。当降频电路包括第二隔离模块9和滤波模块10时，本实施例的所述第二隔离模块9的输入端与差分处理模块8的输出端连接，所述第二隔离模块9的输出端与滤波模块10的输入端连接，滤波模块10的输出端为降频电路的输出端。

参见图10，本实施例的滤波模块10包括电感L3、电感L4以及电容C10、电容C11和电容C12，电感L3、电感L4以及电容C10、电容C11和电容C12共同5阶滤波器，对输出信号进行低通滤波。

电感L3的第一端与电容C10的一端连接，电感L3的第一端为滤波模块10的输入端，电容C10的另一端接地，电感L3的第二端分别与电容C11的一端和电感L4的第一端连接，电容C11的另一端接地，电感L4的第二端与电容C12的一端连接，电容C12的另一端接地，电感L4的第二端为滤波模块10的输出端。

本实用新型的本振电路是提供降频处理需要的本振信号，通过震荡模块产生需要的信号，经过滤波后进行幅值处理、第一隔离模块4驱动输出，提供多通道的LO输出。降频电路实现降频，目标信号通过衰减模块，衰减后与LO同时进入降频处理模块7，差分处理模块8进行调理，第二隔离模块9提供阻抗隔离，滤波模块10进行频率选通，获取理想的IF信号输出。电路工作时，将目标信号与本地的LO信号接入降频电路，降频后的IF信号输出到ADC。

本实用新型的降频电路可以很好的改善后端电路的设计实现，可采用低成本、普通ADC即可是实现精度的采集检测，从而得到稳定的控制输出；本实用新型可快速高效的对高频检测，实现后端选型设计、规避大量的后续调试优化，从而达到提升生产效率目的。

实施例二

本实用新型实施例还公开了一种用于射频匹配器的信号检测电路，包括ADC模块以及如实施例一所述的降频电路，所述降频电路的输出端与ADC模块的输入端连接。

实施例三

本实用新型实施例还公开了一种射频匹配器，采用了如实施例二所述的信号检测电路。

本实用新型的电路不仅可以极大的降低ADC的要求提高设计效率，同时也保证生产一致性；通过使用不同的振荡器1，可以实现40.68MHz、60.00MHz等高频射频电源匹配的控制输出。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种降频电路，其特征在于：包括降频处理模块和差分处理模块，所述降频处理模块具有用于接收输入目标信号的第一输入端和用于接收本振信号的第二输入端以及用于输出差分输出信号的第一输出端和第二输出端，所述差分处理模块具有用于接收差分信号的第一输入端、第二输入端以及用于输出单端信号的输出端，所述降频处理模块的第二输入端与本振电路的输出端连接，所述降频处理模块的第一输出端与差分处理模块的第一输入端连接，所述降频处理模块的第二输出端与差分处理模块的第二输入端连接，所述差分处理模块的输出端为降频电路的输出端。

2.如权利要求1所述的降频电路，其特征在于：所述本振电路包括振荡器、选频网络和幅值处理模块，所述选频网络的输入端与振荡器的输出端连接，所述选频网络的输出端与幅值处理模块的输入端连接，所述幅值处理模块的输出端与降频处理模块的第二输入端连接。

3.如权利要求2所述的降频电路，其特征在于：所述幅值处理模块包括运放U3，运放U3的第一正极输入端为幅值处理模块的输入端，运放U3的第一负极输入端分别与电阻R3的一端、电阻R4的一端连接，电阻R4的另一端接地，电阻R3的另一端与运放U3的第一输出端连接，运放U3的第二正极输入端与运放U3的第一输出端连接，运放U3的第二负极输入端与电阻R2的一端连接，电阻R2的另一端分别与电容C5的一端、运放U3的第二输出端连接，电容C5的另一端为幅值处理模块的输出端。

4.如权利要求2所述的降频电路，其特征在于：所述本振电路还包括第一隔离模块，所述第一隔离模块的输入端与幅值处理模块的输出端连接，所述第一隔离模块的输出端与降频处理模块的第二输入端连接。

5.如权利要求1所述的降频电路，其特征在于：还包括衰减模块，所述衰减模块的输入端用于接收输入目标信号，所述衰减模块的输出端与降频处理模块的第一输入端连接。

6.如权利要求1所述的降频电路，其特征在于：还包括滤波模块或/和第二隔离模块，当降频电路包括滤波模块或第二隔离模块时，所述滤波模块或第二隔离模块的输入端与差分处理模块的输出端连接，滤波模块或第二隔离模块的输出端为降频电路的输出端；当降频电路包括第二隔离模块和滤波模块时，所述第二隔离模块的输入端与差分处理模块的输出端连接，所述第二隔离模块的输出端与滤波模块的输入端连接，滤波模块的输出端为降频电路的输出端。

7.如权利要求1所述的降频电路，其特征在于：所述降频处理模块包括至少一个混频器，当降频处理模块包括两个混频器时，两个混频器均具有差分X输入端、差分Y输入端以及一个输出端，其中一个混频器U41的第一X输入端与巴伦的第一输出端连接，混频器U41的第二X输入端与电阻R7的一端连接，电阻R7的另一端接地，混频器U41的第一Y输入端分别与本振电路的输出端以及电阻R8的一端连接，电阻R8的另一端接地，混频器U41的第二Y输入端与电阻R9的一端连接，电阻R9的另一端接地，混频器U41的输出端与差分处理模块的第一输入端连接；

另一个混频器U42的第一X输入端与巴伦的第二输出端连接，混频器U42的第二X输入端与电阻R16的一端连接，电阻R16的另一端接地，混频器U42的第一Y输入端分别与本振电路的输出端以及电阻R17的一端连接，电阻R17的另一端接地，混频器U42的第二Y输入端与电阻R18的一端连接，电阻R18的另一端接地，混频器U42的输出端与差分处理模块的第二输入端连接；

所述巴伦的输入端为降频处理模块的第一输入端，用于接收输入目标信号。

8.如权利要求1所述的降频电路，其特征在于：所述差分处理模块包括运放U5，运放U5的第一正极输入端分别与电阻R12的一端、电阻R10的一端连接，电阻R12的另一端接地，电阻R10的另一端为差分处理模块的第一输入端，运放U5的第一负极输入端分别与电阻R13的一端、电阻R11的一端连接，电阻R13的另一端分别与运放U5的第一输出端以及运放U5的第二正极输入端连接，电阻R11的另一端为差分处理模块的第二输入端，运放U5的第二负极输入端分别与电阻R14的一端、电阻R15的一端连接，电阻R15的另一端接地，电阻R14的另一端与运放U5的第二输出端连接，运放U5的第二输出端为差分处理模块的输出端。

9.一种用于射频匹配器的信号检测电路，其特征在于：包括ADC模块以及如权利要求1至8任一所述的降频电路，所述降频电路的输出端与ADC模块的输入端连接。

10.一种射频匹配器，其特征在于：采用了如权利要求9所述的信号检测电路。