CN220441193U - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN220441193U
CN220441193U CN202321362661.XU CN202321362661U CN220441193U CN 220441193 U CN220441193 U CN 220441193U CN 202321362661 U CN202321362661 U CN 202321362661U CN 220441193 U CN220441193 U CN 220441193U
Authority
CN
China
Prior art keywords
layer
region
electrode
opening
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321362661.XU
Other languages
English (en)
Inventor
朴基凡
成起铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220441193U publication Critical patent/CN220441193U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型公开了一种显示面板，显示面板包括：基板；多个像素电极；阻挡电极，与像素电极隔开；像素界定膜，各自界定有暴露像素电极的每一个的至少一部分的第一开口以及暴露阻挡电极的至少一部分的第二开口；多个发光层，分别配置于第一开口；公共电极，配置于发光层上；封装层，配置于公共电极上；以及功能层，配置于像素界定膜和公共电极之间，阻挡电极中的通过第二开口暴露的一部分之外的区域与像素界定膜接触，功能层在第一开口中连接且在第二开口中断开。

Description

显示面板
技术领域
本实用新型涉及一种显示面板。
背景技术
包括发光层的自发光显示装置包括通过多个发光元件划分的多个发光区域。发光区域可以分别包括固有的发光层，并通过像素电路独立驱动。此时，为了提高发光效率，发光元件可以包括功能层，功能层可以提供为由多个发光区域共享的一个单层。
实用新型内容
因此，本实用新型的目的在于，提供一种电可靠性提高且工艺简化的显示面板。
根据本实用新型的一实施例的显示面板包括：基板，包括透射光的第一区域以及具有比所述第一区域低的透光率的第二区域；多个像素电极，配置于所述第二区域；阻挡电极，配置于所述基板上，并且与所述像素电极隔开；像素界定膜，各自界定有暴露所述像素电极的每一个的至少一部分的第一开口以及暴露所述阻挡电极的至少一部分的第二开口；多个发光层，分别配置于所述第一开口；公共电极，配置于所述发光层上；封装层，配置于所述公共电极上；以及功能层，配置于所述像素界定膜和所述公共电极之间，所述阻挡电极中的通过所述第二开口暴露的一部分之外的区域与所述像素界定膜接触，所述功能层在所述第一开口中连接且在所述第二开口中断开。
可以是，界定所述第二开口的所述像素界定膜的侧面倾斜角度是50度以上且90度以下。
可以是，界定所述第一开口的像素界定膜的侧面倾斜角度小于界定所述第二开口的所述像素界定膜的所述侧面倾斜角度。
可以是，所述像素界定膜包括有机物。
可以是，所述基板还包括：孔，贯通所述第一区域；以及凹陷部，界定在所述孔和所述像素界定膜之间且上面的一部分被去除，所述功能层在所述凹陷部以及所述孔中断开。
可以是，所述基板还包括：基底层，包括有机物；第一中间阻挡层，配置于所述基底层下侧且包括无机物；以及第二中间阻挡层，配置于所述基底层上且包括无机物，所述孔贯通所述基底层、所述第一中间阻挡层以及所述第二中间阻挡层，所述凹陷部贯通所述基底层以及所述第二中间阻挡层且暴露所述第一中间阻挡层。
可以是，根据本实用新型的一实施例的显示面板还包括：追加像素电极，配置于所述第一区域，所述第一区域包括透射区域以及发光区域，所述追加像素电极与所述透射区域隔开而配置于所述发光区域，所述像素界定膜中的与所述透射区域相邻的侧面的倾斜角度大于界定所述第一开口的侧面的倾斜角度。
可以是，所述功能层在所述透射区域中断开。
可以是，所述第二开口包括彼此隔开的多个子开口。
可以是，所述阻挡电极提供为多个而分别与所述子开口重叠。
可以是，所述阻挡电极与所述子开口的每一个重叠。
可以是，根据本实用新型的一实施例的显示面板还包括：层叠体，配置于所述第二开口，所述层叠体与所述功能层以及所述公共电极分离。
可以是，所述层叠体包括与所述功能层以及所述公共电极中的至少任一个相同的物质。
可以是，所述封装层包括至少一个无机层，所述功能层的断开的部分被所述无机层覆盖。
根据本实用新型的一实施例的显示面板制造方法包括：提供基板的步骤，所述基板包括：第一子阻挡层，包括无机物；第二子阻挡层，配置于所述第一子阻挡层上且包括无机物；以及基底层，配置于所述第一子阻挡层和所述第二子阻挡层之间且包括有机物；在所述基板上形成多个像素电极以及阻挡电极的步骤；形成界定有分别暴露所述像素电极的多个第一开口的像素界定膜的步骤；在所述基板上形成牺牲层的步骤；在所述基板中形成凹陷部的步骤；在所述像素界定膜中形成暴露所述阻挡电极的第二开口的步骤；去除所述牺牲层的步骤；在所述像素界定膜上形成功能层的步骤；在所述第一开口中形成多个发光层的步骤；在所述发光层上形成公共电极的步骤；在所述公共电极上形成封装层的步骤；以及在所述基板中形成孔的步骤，所述第二开口在形成所述第一开口的步骤之后形成，所述第二开口通过与所述凹陷部相同的工艺形成。
可以是，在所述牺牲层中界定多个开口部，所述凹陷部将所述开口部中的第一开口部作为掩模来形成，所述第二开口将所述开口部中的第二开口部作为掩模来形成。
可以是，形成所述凹陷部的步骤包括：将所述第一开口部作为掩模在所述第二子阻挡层中形成开口的步骤；以及将所述第一开口部作为掩模蚀刻所述基底层的步骤。
可以是，形成所述第二开口的步骤与蚀刻所述基底层的步骤同时进行。
可以是，所述第二开口的尺寸大于所述第二开口部的尺寸。
可以是，所述牺牲层包括透明导电性氧化物。
可以是，所述功能层通过蒸发工艺形成。
可以是，所述功能层在所述凹陷部以及所述第二开口中断开而形成断开的末端。
可以是，形成所述封装层的步骤包括蒸镀无机物的步骤，所述无机物沿所述断开的末端、所述凹陷部以及所述第二开口公共地形成。
根据本实用新型，可以提供电可靠性提高且功耗减少的显示面板。
另外，根据本实用新型，可以简化显示面板的制造工艺且减少工艺费用。
附图说明
图1a以及图1b是根据本实用新型的一实施例的电子装置的立体图。
图2a是根据本实用新型的一实施例的电子装置的分解立体图。
图2b是根据本实用新型的一实施例的电子装置的框图。
图3a是根据本实用新型的一实施例的显示模组的平面图。
图3b是放大示出图3a所示的XX'区域的平面图。
图4a至图4c是根据本实用新型的一实施例的显示面板的截面图。
图5a是根据本实用新型的一实施例的平面图。
图5b是示出图5a所示的一部分区域的截面图。
图6a以及图6b是示出根据本实用新型的一实施例的显示面板的一部分的截面图。
图7a至图7d是示出根据本实用新型的一实施例的显示面板的一部分区域的平面图。
图8a以及图8b是示出根据本实用新型的一实施例的显示面板的一部分构成的平面图。
图9a至图9p是用于说明根据本实用新型的一实施例的显示面板的制造方法的截面图。
图10a以及图10b是示出根据本实用新型的一实施例的显示面板的一部分的截面图。
(附图标记说明)
PDL：像素界定膜 AE：第一电极
ST：阻挡电极 CE：第二电极
FL1：第一功能层 OP1：第一开口
OP2：第二开口
具体实施方式
在本说明书中，当提及任一构成要件(或区域、层、部分等)“在”另外构成要件“上”、“连接于”或“结合于”另外构成要件时，意指任一构成要件可以直接配置/连接/结合在另外构成要件上或者也可以在它们之间配置有第三构成要件。
相同的附图标记指代相同的构成要件。另外，在附图中，构成要件的厚度、比例及尺寸是为了技术内容的有效说明而放大的。
“和/或”将相关的构成所能定义的一个以上的组合全部包括。
第一、第二等术语可用于说明多种构成要件，但上述构成要件并不被上述术语所限制。上述术语仅用于将一个构成要件与另外构成要件区分的目的。例如，在不脱离本实用新型的权利范围的情况下，第一构成要件可命名为第二构成要件，类似地，第二构成要件也可命名为第一构成要件。只要在文脉上没有明确表示为不同，单数表达包括复数表达。
另外，“之上”、“下侧”、“之下”、“上侧”等术语用于说明附图中示出的构成的关联关系。上述术语是相对性概念，以附图中表示的方向为基准进行说明。
只要没有不同地定义，本说明书中使用的所有术语(包括技术术语及科学术语)具有与本实用新型所属技术领域的人员常规所理解的含义相同的含义。另外，常规使用的词典中所定义的术语之类的术语应解释为具有与相关技术的脉络上含义相同的含义，只要没有解释为理想或过于形式化的含义，可以明确性地在此定义。
“包括”或“具有”等术语应理解为用于指定说明书中所记载的特征、数字、步骤、工作、构成要件、部件或它们的组合的存在，并不是预先排除一个或其以上的其它特征或者数字、步骤、工作、构成要件、部件或它们的组合的存在或附加可能性。
以下，参照附图说明本实用新型的实施例。
图1a以及图1b是根据本实用新型的一实施例的电子装置的立体图。图1a示出了电子装置ED的展开状态(或者打开状态)，图1b示出了电子装置ED的折叠状态。
参照图1a以及图1b，根据本实用新型的实施例的电子装置ED可以包括第一方向DR1以及与第一方向DR1交叉的第二方向DR2所界定的显示面DS。电子装置ED可以通过显示面DS向用户提供图像IM。
显示面DS可以包括显示区域DA以及显示区域DA周边的非显示区域NDA。可以是，显示区域DA显示图像IM，非显示区域NDA不显示图像IM。非显示区域NDA可以围绕显示区域DA。然而，不限于此，显示区域DA的形状和非显示区域NDA的形状可以变形。
以下，与由第一方向DR1以及第二方向DR2界定的平面实质上垂直交叉的方向定义为第三方向DR3。另外，在本说明书中“在平面上”可以定义为在第三方向DR3上观察的状态。
在电子装置ED的显示区域DA中可以界定感应区域ED-SA。图1a中示例性地示出了一个感应区域ED-SA，但是，感应区域ED-SA的数量不限于此。感应区域ED-SA可以是显示区域DA的一部分。因此，电子装置ED可以通过感应区域ED-SA显示图像。
在与感应区域ED-SA重叠的区域中可以配置电子模组。电子模组可以接收通过感应区域ED-SA传输的外部输入或者通过感应区域ED-SA提供输出。例如，电子模组可以是相机模组、接近传感器之类测定距离的传感器、识别用户的身体的一部分(例如，指纹、虹膜或者面部)的传感器或者输出光的小型灯，不特别受限于此。以下，以与感应区域ED-SA重叠的电子模组是相机模组为例进行说明。
电子装置ED可以包括折叠区域FA以及多个非折叠区域NFA1、NFA2。非折叠区域NFA1、NFA2可以包括第一非折叠区域NFA1以及第二非折叠区域NFA2。在第二方向DR2上，折叠区域FA可以配置于第一非折叠区域NFA1和第二非折叠区域NFA2之间。可以是，折叠区域FA称为可折叠区域，第一及第二非折叠区域NFA1、NFA2称为第一及第二不可折叠区域。
如图1b所示，折叠区域FA可以以与第一方向DR1平行的折叠轴FX为基准折叠。在电子装置ED折叠的状态下，折叠区域FA具有预定的曲率以及曲率半径。可以是，第一非折叠区域NFA1以及第二非折叠区域NFA2彼此面对，电子装置ED向内折叠(inner-folding)以使显示面DS不暴露于外部。
在本实用新型的一实施例中，电子装置ED可以向外折叠(outer-folding)以使显示面DS暴露于外部。在本实用新型的一实施例中，电子装置ED可以构成为从展开工作到向内折叠工作或者向外折叠工作相互重复，但不限于此。在本实用新型的一实施例中，电子装置ED可以构成为能够选择展开工作、向内折叠工作以及向外折叠工作中的任一个。
图1a以及图1b中以可折叠电子装置ED为例进行说明，但是，本实用新型的适用不限于可折叠电子装置ED。例如，本实用新型也可以适用于硬性电子装置，例如，不包括折叠区域FA的电子装置。
图2a是根据本实用新型的一实施例的电子装置的分解立体图。图2b是根据本实用新型的一实施例的电子装置的框图。
参照图2a以及图2b，电子装置ED可以包括显示装置DD、第一电子模组EM1、第二电子模组EM2、电源供应模组PM以及壳体EDC1、EDC2。虽然没有单独示出，但是，电子装置ED可以还包括用于控制显示装置DD的折叠工作的机构构造物。
显示装置DD包括窗体模组WM以及显示模组DM。窗体模组WM提供电子装置ED的前面。显示模组DM可以至少包括显示面板DP。显示模组DM生成图像且感测外部输入。
图2a中示出为显示模组DM为包括显示面板DP的单层，但是，实质上显示模组DM可以是包括显示面板DP的多个构成层叠的层叠构造物。将后述针对显示模组DM的层叠结构的详细说明。
显示面板DP包括分别与电子装置ED的显示区域DA(图1a)以及非显示区域NDA(图1a)相对应的显示区域DP-DA以及非显示区域DP-NDA。在本说明书中，“区域/部分与区域/部分相对应”意指重叠，不限于相同的面积。
显示区域DP-DA可以包括第一区域A1以及第二区域A2。第一区域A1可以与电子装置ED的感应区域ED-SA(图1a)重叠或者相对应。在本实施例中，第一区域A1示出为圆形状，但是，可以具有多边形、椭圆、具有至少一个曲线边的图形或者不规则的形状等各种形状，不限于任一个实施例。可以是，第一区域A1称为组件区域，第二区域A2称为主显示区域或者一般显示区域。
第一区域A1可以具有高于第二区域A2的透射率。另外，第一区域A1的分辨率可以低于第二区域A2的分辨率。第一区域A1可以与后述的相机模组CMM重叠。
显示面板DP可以包括显示层100以及传感器层200。
显示层100可以是实质上生成图像的构成。显示层100可以是发光型显示层，例如，显示层100可以是有机发光显示层、无机发光显示层、有机-无机发光显示层、量子点显示层、微米LED显示层或者纳米LED显示层。
传感器层200可以感测从外部施加的外部输入。外部输入可以是用户的输入。用户的输入可以包括用户身体的一部分、光、热、笔或者压力等各种形式的外部输入。
显示模组DM可以包括配置于非显示区域DP-NDA上的驱动芯片DIC。显示模组DM可以还包括结合于非显示区域DP-NDA的柔性电路膜FCB。
驱动芯片DIC可以包括用于驱动显示面板DP的像素的驱动元件，例如，数据驱动电路。图2a中示出了驱动芯片DIC装配在显示面板DP上的结构，但本实用新型不限于此。例如，驱动芯片DIC也可以装配在柔性电路膜FCB上。
电源供应模组PM供应电子装置ED的整体工作所需的电源。电源供应模组PM可以包括常规的电池模组。
第一电子模组EM1以及第二电子模组EM2包括用于使电子装置ED工作的各种功能性模组。第一电子模组EM1以及第二电子模组EM2的每一个可以直接装配在与显示面板DP电连接的主板或者装配在单独的基板而通过连接器(未示出)等电连接于主板。
第一电子模组EM1可以包括控制模组CM、无线通信模组TM、图像输入模组IIM、声音输入模组AIM、存储器MM以及外部接口IF。
控制模组CM控制电子装置ED的整体工作。控制模组CM可以是微处理器。例如，控制模组CM可以激活或不激活显示面板DP。控制模组CM可以根据从显示面板DP接收的触摸信号来控制图像输入模组IIM或声音输入模组AIM等其它模组。
无线通信模组TM可以通过第一网络(例如，蓝牙、WiFi直连(WiFi direct)或者IrDA(红外数据协会；infrared data association)之类近距离通信网络)或者第二网络(例如，蜂窝网络、互联网或者计算机网络(例：LAN或者WAN)之类远距离通信网络)与外部电子装置通信。包括在无线通信模组TM中的通信模组可以整合为一个构成要件(例如，单个芯片)或者实现为彼此分离的多个构成要件(例如，多个芯片)。无线通信模组TM可以利用通用通信线路发送/接收语音信号。无线通信模组TM可以包括调制将要发送的信号来发送的发送部TM1和解调接收的信号的接收部TM2。
图像输入模组IIM处理图像信号而将其转换为能够在显示面板DP中显示的图像数据。声音输入模组AIM在录音模式、语音识别模式等中通过麦克风(Microphone)接收外部的声音信号而将其转换为电语音数据。
外部接口IF可以包括能够物理连接电子装置ED和外部电子装置的连接器。例如，外部接口IF起到连接于外部充电器、有线/无线数据端口、卡(例如，存储卡、SIM/UIM卡)座等的接口作用。
第二电子模组EM2可以包括声音输出模组AOM、发光模组LTM、受光模组LRM以及相机模组CMM等。声音输出模组AOM转换从无线通信模组TM接收的声音数据或者存储到存储器MM的声音数据并将其向外部输出。
发光模组LTM生成光并输出光。发光模组LTM可以输出红外光。发光模组LTM可以包括LED元件。受光模组LRM可以感测红外光。受光模组LRM可以在感测到预定水平以上的红外光时激活。受光模组LRM可以包括CMOS传感器。可以是，从发光模组LTM生成的红外光输出之后，被外部物体(例如，用户手指或者面部)反射，反射的红外光入射到受光模组LRM。
相机模组CMM可以拍摄静止图像以及动态图像。相机模组CMM可以提供为多个。其中一部分相机模组CMM可以与第一区域A1重叠。外部输入(例如，光)可以通过第一区域A1提供至相机模组CMM。例如，相机模组CMM可以通过第一区域A1接收自然光而拍摄外部图像。
壳体EDC1、EDC2容纳显示模组DM、第一及第二电子模组EM1、EM2以及电源供应模组PM。壳体EDC1、EDC2保护显示模组DM、第一及第二电子模组EM1、EM2以及电源供应模组PM等容纳在壳体EDC1、EDC2中的构成。图2a中示例性地示出了彼此分离的两个壳体EDC1、EDC2，但不限于此。虽然未示出，但是，电子装置ED可以还包括用于连接两个壳体EDC1、EDC2的铰链构造物。壳体EDC1、EDC2可以与窗体模组WM结合。
图3a是根据本实用新型的一实施例的显示模组的平面图。图3b是放大示出图3a所示的XX'区域的平面图。为了易于说明，图3b中简化示出了像素PX和一部分信号线SGL1、SGL2。以下，参照图3a以及图3b说明本实用新型。
参照图3a，在显示面板DP中可以界定显示区域DP-DA以及显示区域DP-DA周边的非显示区域DP-NDA。显示区域DP-DA和非显示区域DP-NDA可以通过像素PX的配置有无来区分。在显示区域DP-DA中配置像素PX。在非显示区域DP-NDA中可以配置扫描驱动部SDV、数据驱动部以及发光驱动部EDV。数据驱动部可以是构成在驱动芯片DIC中的一部分电路。
显示区域DP-DA可以包括第一区域A1以及第二区域A2。第一区域A1和第二区域A2可以通过像素PX的排列间隔、像素PX的尺寸或者透射区域TP(图5a)的有无来区分。在本实施例中，第一区域A1可以是配置有透射区域TP或形成有孔MH的区域。
显示面板DP可以包括沿第二方向DR2界定的第一面板区域AA1、弯曲区域BA以及第二面板区域AA2。第二面板区域AA2以及弯曲区域BA可以是非显示区域DP-NDA的一部分区域。弯曲区域BA配置于第一面板区域AA1和第二面板区域AA2之间。
第一面板区域AA1是与图1a的显示面DS相对应的区域。第一面板区域AA1可以包括第一非折叠区域NFA10、第二非折叠区域NFA20以及折叠区域FA0。第一非折叠区域NFA10、第二非折叠区域NFA20以及折叠区域FA0分别与图1a以及图1b的第一非折叠区域NFA1、第二非折叠区域NFA2以及折叠区域FA相对应。
弯曲区域BA可以相当于在组装电子装置ED(图1a)时弯曲的区域。通过显示面板DP具备弯曲区域BA，可以容易地实现具有窄的边框(narrow bezel)的电子装置。
与第一方向DR1平行的弯曲区域BA的宽度(或者长度)以及第二面板区域AA2的宽度(或者长度)可以小于与第一方向DR1平行的第一面板区域AA1的宽度(或者长度)。弯曲轴方向上的长度短的区域可以稍微更加容易地弯曲。
显示面板DP可以包括多个像素PX、多个扫描线SL1～SLm、多个数据线DL1～DLn、多个发光控制线ECL1～ECLm、第一及第二控制线CSL1、CSL2、驱动电压线PL以及多个焊盘PD。在此，m以及n是1以上的自然数。像素PX可以连接于扫描线SL1～SLm、数据线DL1～DLn以及发光控制线ECL1～ECLm。
扫描线SL1～SLm可以在第一方向DR1上延伸而电连接于扫描驱动部SDV。数据线DL1～DLn可以在第二方向DR2上延伸，并经由弯曲区域BA电连接于驱动芯片DIC。发光控制线ECL1～ECLm可以在第一方向DR1上延伸而电连接于发光驱动部EDV。
驱动电压线PL可以包括在与第一方向DR1交叉的方向上延伸的部分和在第二方向DR2上延伸的部分。在与第一方向DR1交叉的方向上延伸的部分和在第二方向DR2上延伸的部分可以配置于彼此不同的层上。驱动电压线PL中的在第二方向DR2上延伸的部分可以经由弯曲区域BA向第二面板区域AA2延伸。驱动电压线PL可以将第一电压提供给像素PX。
第一控制线CSL1可以连接于扫描驱动部SDV，并经由弯曲区域BA朝向第二面板区域AA2的下端延伸。第二控制线CSL2可以连接于发光驱动部EDV，并经由弯曲区域BA朝向第二面板区域AA2的下端延伸。
在平面上观察时，焊盘PD可以配置为与第二面板区域AA2的下端相邻。驱动芯片DIC、驱动电压线PL、第一控制线CSL1以及第二控制线CSL2可以电连接于焊盘PD。柔性电路膜FCB可以通过各向异性导电粘合层电连接于焊盘PD。
参照图3b，像素PX配置于孔MH的周边，并配置于第二区域A2。孔MH可以界定在显示区域DP-DA中。由此，像素PX中的至少一部分可以配置为与孔MH相邻。像素PX中的一部分可以围绕孔MH。
在第一区域A1中可以界定多个凹陷图案GV1、GV2。凹陷图案GV1、GV2可以在平面上沿孔MH的边缘配置。凹陷图案GV1、GV2可以包括配置为与第二区域A2更相邻的第一凹陷图案GV1以及与孔MH更相邻且小于第一凹陷图案GV1的第二凹陷图案GV2。第一及第二凹陷图案GV1、GV2可以彼此隔开来界定。
在本实施例中，第一及第二凹陷图案GV1、GV2的每一个示出为围绕孔MH的圆形环形状。然而，其是示例性地示出的情况，第一及第二凹陷图案GV1、GV2可以具有与孔MH不同的形状或具有多边形、椭圆或者包括至少一部分的曲线的闭合线形状，或者也可以提供为包括部分断开的多个图案的形状。另外，第一及第二凹陷图案GV1、GV2也可以具有彼此不同的形状，例如，第一凹陷图案GV1具有圆形，第二凹陷图案GV2具有多边形，不限于任一个实施例。
凹陷图案GV1、GV2阻断可能通过孔MH渗透的水分或氧气流入像素PX的路径。将后述针对其的详细说明。
在第一区域A1中可以配置连接于像素PX的多个信号线SGL1、SGL2。信号线SGL1、SGL2经由孔区域接通于像素PX。为了易于说明，图3b中示例性地示出了连接于像素PX的多个信号线中的两个信号线SGL1、SGL2。
第一信号线SGL1沿第一方向DR1延伸。第一信号线SGL1连接于像素PX中的沿第一方向DR1排列的相同行中的像素。示例性地说明为第一信号线SGL1与扫描线SL1～SLm中的任一个相对应。
连接于第一信号线SGL1的像素中的一部分以孔MH为中心配置于左侧，另一部分以孔MH为中心配置于右侧。由此，即使连接于第一信号线SGL1的相同行中的像素以孔MH为中心省略一部分的像素，也可以通过实质上相同的扫描信号导通/截止。
第二信号线SGL2沿第二方向DR2延伸。第二信号线SGL2连接于像素PX中的沿第二方向DR2排列的相同列中的像素。示例性地说明为第二信号线SGL2与数据线DL1～DLn中的任一个相对应。
连接于第二信号线SGL2的像素中的一部分以孔MH为中心配置于上侧，另一部分以孔MH为中心配置于下侧。由此，即使连接于第二信号线SGL2的相同列中的像素以孔MH为中心省略一部分的像素，也可以通过相同的数据线接收数据信号。
另一方面，根据本实用新型的一实施例的显示面板DP也可以还包括配置于第一区域A1的连接图案。此时，第一信号线SGL1可以在与第一区域A1重叠的区域中断开。第一信号线SGL1的断开的部分可以通过连接图案连接。相同地，第二信号线SGL2可以在与第一区域A1重叠的区域中断开，也可以还提供连接第二信号线SGL2的断开的部分的连接图案。
图4a至图4c是根据本实用新型的一实施例的显示面板的截面图。图4a至图4c中示出了第一区域A1以及与其相邻的第二区域A2的一部分。以下，参照图4a至图4c说明本实用新型。参照图4a，显示面板DP可以包括显示层100、传感器层200以及防反射层300。显示层100可以包括基板110、电路层120、发光元件层130以及封装层140。
基板110可以包括多个层111、112、113、114。例如，基板110可以包括第一子基底层111、第一中间阻挡层112、第二子基底层113以及第二中间阻挡层114。第一子基底层111、第一中间阻挡层112、第二子基底层113以及第二中间阻挡层114可以沿第三方向DR3依次层叠。
第一子基底层111以及第二子基底层113的每一个可以包括聚酰亚胺(polyimide)类树脂、丙烯酸(acrylate)类树脂、甲基丙烯酸(methacrylate)类树脂、聚异戊二烯(polyisoprene)类树脂、乙烯(vinyl)类树脂、环氧(epoxy)类树脂、氨基甲酸乙酯(urethane)类树脂、纤维素(cellulose)类树脂、硅氧烷(siloxane)类树脂、聚酰胺(polyamide)类树脂以及苝(perylene)类树脂中的至少一个。另一方面，在本说明书中，“”类树脂意指包括“”的官能团。
第一及第二中间阻挡层112、114的每一个可以包括硅氧化物、硅氮化物、硅氧氮化物以及非晶硅中的至少一个。例如，可以是，第一及第二子基底层111、113的每一个包括聚酰亚胺，第一中间阻挡层112包括硅氧氮化物(SiON)，第二中间阻挡层114包括硅氧化物(SiOX)。此时，可以根据折射率匹配提高基板110的透光率。然而，其是示例性地说明的情况，根据本实用新型的一实施例的基板110也可以构成为各种物质层的层叠结构，或者，构成为单层结构，不限于任一个实施例。
阻挡层BR可以配置于基板110上。阻挡层BR可以包括无机物。阻挡层BR可以包括硅氧化物、硅氮化物、硅氧氮化物以及非晶硅中的至少一个。或者，阻挡层BR也可以构成为多层结构。例如，阻挡层BR也可以构成为由包括硅氧氮化物(SiON)的第一层、包括硅氧化物(SiOX)的第二层层叠的结构。然而，其是示例性地说明的情况，阻挡层BR可以由各种物质形成，不限于任一个实施例。另外，在根据本实用新型的一实施例的显示面板DP中，也可以省略阻挡层BR。
遮光层BML可以配置于阻挡层BR上。遮光层BML可以包括钼(Mo)、含有钼的合金、银(Ag)、含有银的合金、铝(Al)、含有铝的合金、铝氮化物(AlN)、钨(W)、钨氮化物(WN)、铜(Cu)、钛(Ti)、p+掺杂的非晶硅以及MoTaOX等，但不特别受限于此。遮光层BML可以称为背面金属层或者背面层。
在遮光层BML和阻挡层BR之间可以配置至少一个下绝缘层BMB。在至少一个下绝缘层BMB中可以界定与遮光层开口BM-OP重叠的下绝缘层开口ML-OP。遮光层开口BM-OP和下绝缘层开口ML-OP可以通过相同的工艺同时形成。因此，界定遮光层开口BM-OP的遮光层BML的侧壁可以与界定下绝缘层开口ML-OP的下绝缘层BMB的侧壁对齐。
下绝缘层BMB可以包括无机物。例如，下绝缘层BMB可以包括硅氧化物、硅氮化物、硅氧氮化物以及非晶硅中的至少一个。或者，下绝缘层BMB也可以构成为多层结构。例如，下绝缘层BMB也可以构成为包括硅氧化物的第一层以及包括非晶硅的第二层层叠的结构。
当下绝缘层BMB具有多层结构时，根据层之间的折射率匹配，可以对穿过下绝缘层BMB的光产生相消干涉。由此，可以减少或者去除从相机模组CMM(图2a)获得的图像中可能发生噪声图像例如重影现象的概率。因此，可以提高从相机模组CMM(图2a)获得或者接收的信号质量。然而，其是示例性地说明的情况，下绝缘层BMB可以由各种物质形成，不限于任一个实施例。另外，在根据本实用新型的一实施例的显示面板DP中，也可以省略下绝缘层BMB。
缓冲层BF可以配置于下绝缘层BMB、阻挡层BR以及基板110上，并覆盖遮光层BML。缓冲层BF可以防止金属原子或杂质从基板110扩散到第一半导体图案的现象。另外，缓冲层BF可以在用于形成第一半导体图案的结晶化工艺期间调节热的提供速度，从而使得第一半导体图案均匀地形成。
缓冲层BF可以包括硅氧化物、硅氮化物以及硅氧氮化物中的至少一个。或者，缓冲层BF例如也可以构成为多层结构。例如，缓冲层BF也可以构成为包括硅氮化物的第一层以及包括硅氧化物的第二层层叠的结构。然而，其是示例性地说明的情况，缓冲层BF可以由各种物质形成，不限于任一个实施例。另外，在根据本实用新型的一实施例的显示面板DP中，也可以省略缓冲层BF。
像素的每一个可以包括发光元件LD、硅薄膜晶体管S-TFT、氧化物薄膜晶体管O-TFT以及储存电容器Cst。另一方面，除了所示的薄膜晶体管或电容器之外，像素的每一个也可以追加地还包括其它薄膜晶体管或电容器。另外，构成像素的每一个的薄膜晶体管也可以仅由硅薄膜晶体管S-TFT构成或仅由氧化物薄膜晶体管O-TFT构成。根据本实用新型的一实施例的像素只要能够驱动发光元件LD，则可以设计成各种结构，不限于任一个实施例。
可以是，在硅薄膜晶体管S-TFT下方配置第一遮光层BMLa，在氧化物薄膜晶体管O-TFT下方配置第二遮光层BMLb。为了保护像素电路，第一遮光层BMLa以及第二遮光层BMLb可以配置为分别与薄膜晶体管S-TFT、O-TFT重叠。
第一及第二遮光层BMLa、BMLb可以阻断由于第一子基底层111或者第二子基底层113的极化现象引起的电势(Electric potential)对像素电路带来影响。在本实用新型的一实施例中，也可以省略第二遮光层BMLb。
在本实施例中，第一遮光层BMLa可以配置于下绝缘层BMB上。另一方面，第一遮光层BMLa也可以配置于阻挡层BR中。例如，可以是，在形成阻挡层BR的厚度方向上的一部分之后形成第一遮光层BMLa，此后，阻挡层BR的厚度方向上的其余一部分覆盖第一遮光层BMLa而形成。然而，其是示例性地说明的情况，第一遮光层BMLa可以配置于各种位置，不限于任一个实施例。
第二遮光层BMLb可以配置于第二绝缘层20和第三绝缘层30之间。第二遮光层BMLb可以配置于与储存电容器Cst的第二电容器电极CE2相同的层。第二遮光层BMLb可以与接触电极连接而接收恒定电压或者信号。接触电极可以配置于与氧化物薄膜晶体管O-TFT的栅极GT2相同的层。第一及第二遮光层BMLa、BMLb也可以包括彼此相同的物质，也可以包括不同的物质。然而，其是示例性地示出的情况，接触电极也可以配置于与后述的第一连接电极CNE1或第二连接电极CNE2相同的层上，不限于任一个实施例。
第一半导体图案可以配置于缓冲层BF上。第一半导体图案可以包括硅半导体。例如，硅半导体可以包括非晶硅、多晶硅等。例如，第一半导体图案可以包括低温多晶硅。
另一方面，图4a至图4c只是示出了配置于缓冲层BF上的第一半导体图案的一部分，在其它区域中可以还配置第一半导体图案。第一半导体图案可以跨像素而以特定的规则排列。第一半导体图案的电性质可以根据掺杂与否而不同。第一半导体图案可以包括导电率高的第一区域和导电率低的第二区域。第一区域可以由N型掺杂剂或者P型掺杂剂掺杂。可以是，P类型的晶体管包括由P型掺杂剂掺杂的掺杂区域，N类型的晶体管包括由N型掺杂剂掺杂的掺杂区域。第二区域可以是非掺杂区域或者以低于第一区域的浓度掺杂的区域。
可以是，第一区域的导电性大于第二区域的导电性，第一区域实质上起到电极或者信号线的作用。第二区域可以实质上相当于晶体管的有源区域(或者沟道)。换言之，半导体图案的一部分可以是晶体管的有源区域，另一部分可以是晶体管的源极或者漏极，又另一部分可以是连接电极或者连接信号线。
硅薄膜晶体管S-TFT的源极区域SE1、有源区域AC1以及漏极区域DE1可以由第一半导体图案形成。源极区域SE1以及漏极区域DE1可以在截面上从有源区域AC1向彼此相反方向延伸。
电路层120可以包括配置于遮光层BML上的多个无机绝缘层。在一实施例中，依次层叠在缓冲层BF上的第一绝缘层10至第五绝缘层50中的至少一部分可以是无机绝缘层。例如，第一绝缘层10至第五绝缘层50全部可以是无机绝缘层。
第一绝缘层10可以配置于缓冲层BF上。第一绝缘层10可以与多个像素公共地重叠，并覆盖第一半导体图案。第一绝缘层10可以是无机层和/或有机层，可以具有单层或者多层结构。第一绝缘层10可以包括铝氧化物、钛氧化物、硅氧化物、硅氮化物、硅氧氮化物、锆氧化物以及铪氧化物中的至少一个。在本实施例中，第一绝缘层10可以是单层的硅氧化物层。不仅第一绝缘层10，后述的电路层120的绝缘层也可以具有单层或者多层结构。
硅薄膜晶体管S-TFT的栅极GT1配置于第一绝缘层10上。栅极GT1可以是金属图案的一部分。栅极GT1与有源区域AC1重叠。在掺杂第一半导体图案的工艺中，栅极GT1可以作为掩模发挥功能。栅极GT1可以包括钛(Ti)、银(Ag)、含有银的合金、钼(Mo)、含有钼的合金、铝(Al)、含有铝的合金、铝氮化物(AlN)、钨(W)、钨氮化物(WN)、铜(Cu)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等，但不特别受限于此。
第二绝缘层20可以配置于第一绝缘层10上，并覆盖栅极GT1。第二绝缘层20可以是无机层，可以具有单层或者多层结构。第二绝缘层20可以包括硅氧化物、硅氮化物以及硅氧氮化物中的至少一个。在本实施例中，第二绝缘层20可以具有包括硅氧化物层以及硅氮化物层的多层结构。
第三绝缘层30可以配置于第二绝缘层20上。第三绝缘层30可以是无机层，可以具有单层或者多层结构。例如，第三绝缘层30可以具有包括硅氧化物层以及硅氮化物层的多层结构。在第二绝缘层20和第三绝缘层30之间可以配置储存电容器Cst的第二电容器电极CE2。另外，储存电容器Cst的第一电容器电极CE1可以配置于第一绝缘层10和第二绝缘层20之间。
第二半导体图案可以配置于第三绝缘层30上。第二半导体图案可以包括氧化物半导体。氧化物半导体可以包括根据金属氧化物还原与否来区分的多个区域。金属氧化物还原的区域(以下，还原区域)具有比非还原的区域(以下，非还原区域)大的导电性。还原区域实质上具有晶体管的源极/漏极或者信号线的作用。非还原区域实质上相当于晶体管的有源区域(或者半导体区域、沟道)。换言之，第二半导体图案的一部分可以是晶体管的有源区域，另一部分可以是晶体管的源极/漏极区域，又另一部分可以是信号传输区域。
氧化物薄膜晶体管O-TFT的源极区域SE2、有源区域AC2以及漏极区域DE2可以由第二半导体图案形成。源极区域SE2以及漏极区域DE2可以在截面上从有源区域AC2向彼此相反方向延伸。
第四绝缘层40可以配置于第三绝缘层30上。第四绝缘层40可以与多个像素公共地重叠，并覆盖第二半导体图案。第四绝缘层40可以是无机层，可以具有单层或者多层结构。第四绝缘层40可以包括铝氧化物、钛氧化物、硅氧化物、硅氮化物、硅氧氮化物、锆氧化物以及铪氧化物中的至少一个。
氧化物薄膜晶体管O-TFT的栅极GT2配置于第四绝缘层40上。栅极GT2可以是金属图案的一部分。栅极GT2与有源区域AC2重叠。在掺杂第二半导体图案的工艺中，栅极GT2可以作为掩模发挥功能。
第五绝缘层50可以配置于第四绝缘层40上，并覆盖栅极GT2。第五绝缘层50可以是无机层和/或有机层，可以具有单层或者多层结构。
第一连接电极CNE1可以配置于第五绝缘层50上。第一连接电极CNE1可以通过贯通第一至第五绝缘层10、20、30、40、50的接触孔接通到硅薄膜晶体管S-TFT的漏极区域DE1。另一方面，虽然图4a中未示出，但是，显示面板DP也可以还包括界定在与第一连接电极CNE1相对应的位置而接通到氧化物薄膜晶体管O-TFT的漏极区域DE2或源极区域SE2的连接电极，不限于任一个实施例。
电路层120可以包括配置于多个无机绝缘层上的多个有机绝缘层。例如，第六至第八绝缘层60、70、80中的至少一个可以是有机绝缘层。
第六绝缘层60可以配置于第五绝缘层50上。第六绝缘层60可以包括有机物，例如，第六绝缘层60可以包括聚酰亚胺类树脂。第二连接电极CNE2可以配置于第六绝缘层60上。第二连接电极CNE2可以通过贯通第六绝缘层60的接触孔接通到第一连接电极CNE1。
第七绝缘层70可以配置于第六绝缘层60上，并覆盖第二连接电极CNE2。第八绝缘层80可以配置于第七绝缘层70上。
第六绝缘层60、第七绝缘层70以及第八绝缘层80的每一个可以是有机层。在本说明书中，可以是，第六绝缘层60称为第一有机绝缘层，第七绝缘层70称为第二有机绝缘层，第八绝缘层80称为第三有机绝缘层。例如，第六绝缘层60、第七绝缘层70以及第八绝缘层80的每一个可以包括BCB(苯并环丁烯；Benzocyclobutene)、聚酰亚胺(polyimide)、HMDSO(六甲基二硅氧烷；Hexamethyldisiloxane)、聚甲基丙烯酸甲酯(Polymethylmethacrylate；PMMA)或聚苯乙烯(Polystyrene；PS)之类一般通用高分子、具有苯酚类基团的高分子衍生物、丙烯酸类高分子、酰亚胺类高分子、芳基醚类高分子、酰胺类高分子、氟类高分子、对二甲苯类高分子、乙烯醇类高分子以及它们的共混物等。
包括发光元件LD的发光元件层130可以配置于电路层120上。发光元件LD可以包括第一电极(或者像素电极)AE、第一功能层FL1、发光层EL、第二功能层FL2以及第二电极(或者公共电极)CE。第一功能层FL1、第二功能层FL2以及第二电极CE的每一个可以是针对每个像素PX(图3a)公共地提供的一体层。
第一电极AE可以配置于第八绝缘层80上。第一电极AE可以是(半)透光性电极或者反射电极。作为一实施例，第一电极AE可以具备由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或者它们的化合物等形成的反射层和形成于反射层上的透明或者半透明电极层。透明或者半透明电极层可以具备选自于包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)、锌氧化物(ZnO)或者铟氧化物(In2O3)以及掺杂铝的锌氧化物(AZO)的组中的一个以上。例如，第一电极AE可以设置为ITO/Ag/ITO。
另一方面，在本实施例中，示出了第一电极AE通过第一连接电极CNE1以及第二连接电极CNE2接通到硅薄膜晶体管S-TFT。然而，其是示例性地示出的情况，第一电极AE也可以接通到氧化物薄膜晶体管O-TFT，不限于任一个实施例。
像素界定膜PDL可以配置于第八绝缘层80上。像素界定膜PDL可以具有吸收光的性质，例如，像素界定膜PDL可以具有黑色。像素界定膜PDL可以包括黑色成分(blackcoloring agent)。黑色成分可以包括黑色染料、黑色颜料。黑色成分可以包括碳黑、铬之类金属或者它们的氧化物。
在像素界定膜PDL中可以界定暴露第一电极AE的一部分的第一开口OP1。即，像素界定膜PDL可以覆盖第一电极AE的边缘。另外，像素界定膜PDL可以覆盖与透射区域TP(图5a)相邻的第八绝缘层80的侧面。
第一功能层FL1可以配置于第一电极AE以及像素界定膜PDL上。第一功能层FL1可以包括空穴传输层(HTL：Hole Transport Layer)，或者包括空穴注入层(HIL：HoleInjection Layer)，或者包括空穴传输层以及空穴注入层全部。第一功能层FL1可以配置于第一区域A1以及第二区域A2整体，第一功能层FL1也可以配置于透射区域TP。
发光层EL可以配置于第一功能层FL1上，并配置于与像素界定膜PDL的第一开口OP1相对应的区域。发光层EL可以包括发出预定颜色的光的有机物、无机物或者有机-无机物。发光层EL可以配置于第一区域A1以及第二区域A2。配置于第一区域A1的发光层EL可以配置于与透射区域TP隔开的区域，即，元件区域EP(图5b)。
第二功能层FL2可以配置于第一功能层FL1上，并覆盖发光层EL。第二功能层FL2可以包括电子传输层(ETL：Electron Transport Layer)，或者包括电子注入层(EIL：Electron Injection Layer)或者包括电子传输层以及电子注入层全部。第二功能层FL2可以配置于第一区域A1以及第二区域A2整体，第二功能层FL2也可以配置于透射区域TP。
第二电极CE可以配置于第二功能层FL2上。第二电极CE可以配置于第一区域A1以及第二区域A2。在第二电极CE中可以界定与遮光层开口BM-OP重叠的电极开口。电极开口的最小宽度可以大于遮光层BML的遮光层开口BM-OP的最小宽度。
虽然未示出，但是，发光元件层130可以还包括配置于第二电极CE上的封盖层。封盖层可以包括LiF、无机物或/和有机物。
另外，虽然未示出，但是，发光元件层130可以还包括间隔体。间隔体可以配置于像素界定膜PDL上。间隔体可以是支承为使配置于下方的电路层120以及发光元件层130中所包括的构成和配置于上方的传感器层200以及防反射层300中所包括的构成保持预定的距离的构成。间隔体可以包括有机物。间隔体也可以如像素界定膜PDL那样包括黑色成分。
封装层140可以配置于发光元件层130上。封装层140可以包括依次层叠的第一无机层141、有机层142以及第二无机层143。然而，不限于此，封装层140也可以进一步还包括多个无机层以及有机层。
可以是，第一及第二无机层141、143保护发光元件层130免受水分及氧气的影响，有机层142保护发光元件层130免受灰尘粒子之类异物的影响。第一及第二无机层141、143可以包括硅氮化物层、硅氧氮化物层、硅氧化物层、钛氧化物层或者铝氧化物层等。有机层142可以包括丙烯酸系列有机层，不限于此。
传感器层200可以配置于显示层100之上。传感器层200可以称为传感器、输入感测层或者输入感测面板。传感器层200可以包括传感器基底层210、第一传感器导电层220、传感器绝缘层230、第二传感器导电层240以及传感器覆盖层250。
传感器基底层210可以直接配置于显示层100之上。传感器基底层210可以是包括硅氮化物、硅氧氮化物以及硅氧化物中的至少任一个的无机层。或者，传感器基底层210也可以是包括环氧树脂、丙烯酸树脂或者酰亚胺系列树脂的有机层。传感器基底层210可以具有单层结构或者具有沿第三方向DR3层叠的多层结构。
第一传感器导电层220以及第二传感器导电层240的每一个可以具有单层结构或者具有沿第三方向DR3层叠的多层结构。
单层结构的导电层可以包括金属层或者透明导电层。金属层可以包括钼、银、钛、铜、铝或者它们的合金。透明导电层可以包括铟锡氧化物(indium tin oxide，ITO)、铟锌氧化物(indium zinc oxide，IZO)、氧化锌(zinc oxide，ZnO)或者铟锌锡氧化物(indiumzinc tin oxide，IZTO)等之类透明的导电性氧化物。除此之外，透明导电层可以包括PEDOT之类导电性高分子、金属纳米线、石墨烯等。
多层结构的导电层可以包括金属层。金属层例如可以具有钛/铝/钛的三层结构。多层结构的导电层可以包括至少一个金属层以及至少一个透明导电层。
传感器绝缘层230可以配置于第一传感器导电层220和第二传感器导电层240之间。传感器绝缘层230可以包括无机膜。无机膜可以包括铝氧化物、钛氧化物、硅氧化物、硅氮化物、硅氧氮化物、锆氧化物以及铪氧化物中的至少一个。
或者，传感器绝缘层230可以包括有机膜。有机膜可以包括丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯类树脂、乙烯类树脂、环氧类树脂、氨基甲酸乙酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂以及苝类树脂中的至少任一个。
传感器覆盖层250可以配置于传感器绝缘层230之上，并覆盖第二传感器导电层240。第二传感器导电层240可以包括导电图案240P(图5a)。传感器覆盖层250可以覆盖导电图案240P(图5a)，并减少或者去除在后续工艺中在导电图案240P中可能发生破坏的概率。
传感器覆盖层250可以包括无机物。例如，传感器覆盖层250可以包括硅氮化物，但不特别受限于此。
防反射层300可以配置于传感器层200之上。防反射层300可以包括分割层310、多个滤色器320以及第一平坦化层330。在第一区域A1的透射区域TP中不配置分割层310以及滤色器320。
分割层310可以配置为与第二传感器导电层240重叠。在本实施例中，导电图案240P可以与第二传感器导电层240相对应。传感器覆盖层250可以配置于分割层310和第二传感器导电层240之间。分割层310可以防止由于第二传感器导电层240导致的外部光反射。构成分割层310的物质只要是吸收光的物质，则不特别受限。分割层310是具有黑色的层，在一实施例中，分割层310可以包括黑色成分(black coloring agent)。黑色成分可以包括黑色染料、黑色颜料。黑色成分可以包括碳黑、铬之类金属或者它们的氧化物。
在分割层310中可以界定多个分割开口310-OP。多个分割开口310-OP可以分别与多个发光层EL重叠。滤色器320可以配置为分别与多个分割开口310-OP相对应。滤色器320可以透射从与滤色器320重叠的发光层EL提供的光。
第一平坦化层330可以覆盖分割层310以及滤色器320。第一平坦化层330可以包括有机物，可以在第一平坦化层330的上面提供平坦面。在一实施例中，也可以省略第一平坦化层330。
如上所述，在第一区域A1中可以界定孔MH、第一及第二凹陷图案GV1、GV2。孔MH可以贯通基板110来界定。在本实施例中，孔MH可以贯通构成基板110的各层111、112、113、114和构成封装层140的无机层141、143，并在第三方向DR3上整体贯通显示面板DP。
第一及第二凹陷图案GV1、GV2可以是界定在基板110中的凹陷图案。第一及第二凹陷图案GV1、GV2可以形成于第一区域A1中的凹陷区域GA。凹陷区域GA可以是在平面上围绕孔MH的周围的区域。具体地，第一凹陷图案GV1界定为在第一及第二凹陷图案GV1、GV2中与第二区域A2更相邻。第一凹陷图案GV1可以通过第一无机层141覆盖去除基板110中的一部分层而界定的凹陷部110_G1来形成。第一凹陷图案GV1可以由封装层140的有机层142填充。
第二凹陷图案GV2界定为在第一及第二凹陷图案GV1、GV2中与孔MH更相邻。第二凹陷图案GV2可以通过第一无机层141以及第二无机层143覆盖去除基板110中的一部分层而界定的凹陷部110_G2来形成。第二凹陷图案GV2可以从封装层140的有机层142暴露。
第二凹陷图案GV2可以由平坦化层YOC填充。平坦化层YOC配置于第一区域A1而覆盖通过第二凹陷图案GV2或坝部DM形成的弯曲。传感器层200以及防反射层300可以配置于平坦化层YOC上。平坦化层YOC在上面提供平坦面。由此，传感器层200中的一部分布线200-SL也可以配置于第一区域A1。因此，可以防止传感器层200中的信号线间干涉而降低噪声等的发生。
坝部DM配置于第一凹陷图案GV1和第二凹陷图案GV2之间。坝部DM示出为两个层DMP1、DMP2层叠的结构，但其是示例性地示出的情况，坝部DM也可以具有单层结构或者具有更多数量的层层叠的结构。另外，坝部DM也可以提供为多个。坝部DM可以防止有机层142的溢出。
另一方面，虽然未示出，但是，有机图案也可以配置于凹陷部110_G1、110_G2中。有机图案可以与第一功能层FL1或者第二功能层FL2分离。根据本实用新型，第一功能层FL1以及第二功能层FL2的每一个可以形成为通过凹陷图案GV1、GV2在第一区域A1中分离的多个图案。
具体地，在第一功能层FL1以及第二功能层FL2的每一个中，配置于孔MH和第二凹陷图案GV2之间的部分可以与配置于第一凹陷图案GV1和第二凹陷图案GV2之间的部分间断。另外，在第一功能层FL1以及第二功能层FL2的每一个中，配置于第一凹陷图案GV1和第二凹陷图案GV2之间的部分可以与配置于第二区域A2的部分间断。即，显示面板DP可以通过凹陷图案GV1、GV2阻断第一区域A1和第二区域A2中的第一及第二功能层FL1、FL2的连续性。由此，即使外部湿气或污染物质等通过由孔MH暴露的第一及第二功能层FL1、FL2渗透，也可以防止扩散至第二区域A2的问题。因此，可以提高显示面板DP的可靠性。
另一方面，在本实施例中，发光元件层130可以还包括阻挡电极ST。阻挡电极ST可以配置于第八绝缘层80上。阻挡电极ST可以配置于与第一电极AE相同的层上。第一电极AE和阻挡电极ST可以从单个导电层通过一个掩模同时图案化。由此，无需添加用于形成阻挡电极ST的单独的工艺，因此，可以简化工艺。
在像素界定膜PDL中可以界定暴露阻挡电极ST的至少一部分的第二开口OP2。第二开口OP2可以在平面上与阻挡电极ST重叠，并具有小于阻挡电极ST的平面面积。
像素界定膜PDL覆盖阻挡电极ST的边缘。阻挡电极ST中的在平面上与像素界定膜PDL重叠的区域可以与像素界定膜PDL接触。即，阻挡电极ST的上面中的不通过第二开口OP2暴露的区域可以通过像素界定膜PDL全面覆盖。
在第二开口OP2中可以配置预定的层叠体LS。层叠体LS可以包括第一至第三层L1、L2、L3。第一层L1可以包括与第一功能层FL1实质上相同的物质。第一层L1可以在形成第一功能层FL1时一起形成。第一层L1和第一功能层FL1形成台阶且彼此断开。
第二层L2配置于第一层L1上。第二层L2可以包括与第二功能层FL2实质上相同的物质。第二层L2可以在形成第二功能层FL2时一起形成。第二层L2和第二功能层FL2形成台阶且彼此断开。
第三层L3配置于第二层L2上。第三层L3可以包括与第二电极CE实质上相同的物质。第三层L3可以在形成第二电极CE时一起形成。第三层L3和第二电极CE形成台阶且彼此断开。
根据本实用新型，第一功能层FL1以及第二功能层FL2的每一个可以形成为通过第二开口OP2在第二区域A2中分离的多个图案。具体地，在第一功能层FL1以及第二功能层FL2的每一个中，界定隔着第二开口OP2相邻的发光元件的部分可以彼此间断。即，显示面板DP通过第二开口OP2阻断第二区域A2中的第一及第二功能层FL1、FL2的连续性。显示面板DP可以通过第二开口OP2按照像素分离第一及第二功能层FL1、FL2。
根据本实用新型，通过按照相邻的像素分离第一及第二功能层FL1、FL2，可以防止侧面电流泄漏现象。具体地，根据在多个发光区域EA间公共地提供一个功能层，相邻的像素间可能发生电流泄漏现象。由此，可能发生相邻像素可能发光、发生像素间的混色且难以独立驱动的问题。根据本实用新型，公共地提供给多个像素的第一及第二功能层FL1、FL2可以通过形成于像素界定膜PDL的第二开口OP2与相邻区域分离。由此，在施加用于驱动特定像素的电流时，可以通过第一及第二功能层FL1、FL2防止电流流向相邻的其它像素的电流泄漏问题。由此，根据本实用新型，可以按照像素防止混色不良。另外，根据本实用新型，可以防止亮度降低或功耗增加问题。
第二开口OP2的形状可以提供为多种。例如，第二开口OP2可以随着像素界定膜PDL形成。此时，第二开口OP2的平面上的形状可以是一个格子(lattice)形状。或者，第二开口OP2可以仅提供在相邻的发光区域EA之间。此时，第二开口OP2也可以具备为彼此分离的多个。或者，第二开口OP2也可以在两个发光区域EA之间分割为多个开口。根据本实用新型的一实施例的第二开口OP2的形状可以提供为多种，不限于任一个实施例。
阻挡电极ST可以至少在平面上具有大于第二开口OP2的形状。由此，阻挡电极ST包括通过像素界定膜PDL覆盖的至少一部分以及通过第二开口OP2暴露的至少一部分。阻挡电极ST可以具有与第二开口OP2的形状相对应的形状。例如，阻挡电极ST可以提供为格子形状或多个图案。多个图案的每一个可以与第一电极AE类似，并且，提供为小于第一电极AE的面积。或者，多个图案的每一个也可以具有与第一电极AE不同的形状。多个图案的每一个只要能够配置于第一电极AE之间且与第二开口OP2重叠，则可以具有圆形、椭圆形、多边形、不规则形状等各种形状，不限于任一个实施例。
参照图4b，在显示面板DP-1中，第一功能层FL1和第二功能层FL2可以在与第一区域A1相邻的区域中通过像素界定膜PDL局部地断开。配置于第二区域A2的第一功能层FL1和第二功能层FL2的末端可以存在于像素界定膜PDL的侧面。即，通过控制像素界定膜PDL中的朝向第一区域A1的侧面的倾斜角度，第一功能层FL1和第二功能层FL2可以在第一区域A1和第二区域A2之间断开。由此，可以是，第一功能层FL1的末端FL1_E形成于第八绝缘层80的侧面，第二功能层FL2和第二电极CE的末端FC_E形成于像素界定膜PDL的侧面。根据本实用新型，即使不追加单独的掩模，也可以针对第一功能层FL1和第二功能层FL2的每一个阻断第一区域A1和第二区域A2之间的连续性。
参照图4c，在显示面板DP-2中，平坦化层YOC可以不通过孔MH暴露。在本实施例中，平坦化层YOC填充第二凹陷图案GV2且暴露与孔MH相邻的一部分。平坦化层YOC中的与孔MH相邻的部分可以通过金属覆盖层MTL覆盖。根据本实用新型，平坦化层YOC不通过孔MH暴露，因此，可以防止平坦化层YOC的翘起或者水分或污染物质渗透至平坦化层YOC，从而提高显示面板DP-2的可靠性。
根据本实用新型的显示面板DP、DP-1、DP-2只要通过第二开口OP2在第二区域A2中包括第一及第二功能层FL1、FL2断开的结构，则可以具有各种层结构，不限于任一个实施例。
图5a是根据本实用新型的一实施例的平面图，图5b是示出图5a所示的一部分区域的截面图。为了易于说明，图5a中放大示出了XX'区域的一部分，图5b中示出了与图4a相对应的区域。以下，参照图5a以及图5b说明本实用新型。另一方面，针对与图1a至图4c中说明的构成相同的构成赋予相同的附图标记并省略重复的说明。
图5a中示出了多个像素组PX1、PX2以及构成传感器层200的导电图案240P。参照图5a，在显示面板DP中，在第一区域A1中也可以不形成孔MH(图3b)。由此，在第一区域A1中也可以配置像素PX中的一部分。具体地，可以是，像素PX提供为多个，多个像素PX包括配置于第一区域A1的第一像素组PX1以及第二像素组PX2。可以是，第一像素组PX1由多个第一像素PX11、PX12、PX13构成，第二像素组PX2包括配置于第二区域A2的多个第二像素PX21、PX22、PX23。图5a所示的多个第一像素PX11、PX12、PX13以及多个第二像素PX21、PX22、PX23的每一个在平面上的形状可以与由一个发光元件LD产生的发光面积相对应。
配置于预定的区域PA1中的多个第一像素PX11、PX12、PX13的数量(第一数量)可以少于配置于预定的区域PA2中的多个第二像素PX21、PX22、PX23的数量(第二数量)。因此，第一区域A1的分辨率可以低于第二区域A2。显示在第一区域A1中的预定的区域PA1的面积和显示在第二区域A2中的预定的区域PA2的面积可以是相同的形状以及相同的尺寸的区域的面积。例如，所述第一数量可以是8个，所述第二数量可以是25个。然而，其仅仅是用于说明分辨率差异的一例，第一数量和第二数量不限于所述例。
另一方面，本平面图中像素PX11、PX12、PX13、PX21、PX22、PX23的每一个可以与各像素PX11、PX12、PX13、PX21、PX22、PX23发光的发光区域EA相对应。另外，在后述的像素结构中，相应像素可以与子像素相对应。将后述针对其的详细说明。
多个第一像素PX11、PX12、PX13可以包括第一红色像素PX11、第一绿色像素PX12以及第一蓝色像素PX13。多个第二像素PX21、PX22、PX23可以包括第二红色像素PX21、第二绿色像素PX22以及第二蓝色像素PX23。
在显示面板DP的第一区域A1中可以界定多个透射区域TP。透射区域TP可以在第一区域A1中彼此隔开来界定。上述的2个第一红色像素PX11、4个第一绿色像素PX12，2个第一蓝色像素PX13可以定义为一个组，所述一个组中的至少一部分可以与至少一个透射区域TP相邻。根据在第一区域A1中界定透射区域TP，第一区域A1的透射率可以高于第二区域A2的透射率。
第一区域A1可以包括透射区域TP以及与其相邻的第一子区域SA1以及第二子区域SA2。透射区域TP的透射率可以高于第一子区域SA1以及第二子区域SA2的透射率。
例如，第一子区域SA1可以是被分割层310覆盖的部分。另外，第二子区域SA2的整体可以被分割层310覆盖。因此，可以是，第二子区域SA2和第一子区域SA1不透射光或者第二子区域SA2和第一子区域SA1的透射率低于透射区域TP的透射率。图5a中为了区分透射区域TP和第一子区域SA1，用彼此不同的剖面线进行了表示。另外，为了区分第二子区域SA2和其它透射区域TP，对第二子区域SA2表示了不同的剖面线。
第二子区域SA2可以与第二区域A2相邻。例如，第二子区域SA2可以与第一区域A1和第二区域A2的边界相接。第二子区域SA2可以界定在第一像素PX11、PX12、PX13和第二像素PX21、PX22、PX23之间的第一区域A1中。因此，第二子区域SA2可以与配置于第一区域A1的第一像素组PX1以及配置于第二区域A2的第二像素组PX2相邻。第二子区域SA2的面积可以小于透射区域TP的面积。
在显示面板DP的第二区域A2中的与第一区域A1相邻的一部分中也可以界定不配置第二像素PX21、PX22、PX23的边界区域。第三子区域SA3可以在第二区域A2上界定在与第一区域A1相邻的部分中。第三子区域SA3可以与第一区域A1和第二区域A2的边界相接。第三子区域SA3可以具有与界定在第一区域A1中的第二子区域SA2连接的形状。
在透射区域TP中可以不配置像素界定膜PDL。第一子区域SA1可以是与像素界定膜PDL不重叠但与分割层310重叠的区域。透射区域TP和第一子区域SA1的边界可以包括曲线。若连接透射区域TP和第一子区域SA1的边界，则可以导出圆形的形状。配置于第一区域A1的第二子区域SA2和配置于第二区域A2的第三子区域SA3可以是与像素界定膜PDL重叠的区域。透射区域TP可以是与像素界定膜PDL以及分割层310均不重叠的区域。然而，其是示例性地说明的情况，在根据本实用新型的一实施例的显示面板中，像素界定膜PDL也可以配置于第一区域A1和第二区域A2全部，不限于任一个实施例。
第二子区域SA2和第一子区域SA1配置于与第二区域A2相邻的第一区域A1，第三子区域SA3配置于与第一区域A1相邻的第二区域A2。在第一区域A1中界定第二子区域SA2和第一子区域SA1的区域和在第二区域A2中界定第三子区域SA3的区域可以定义为边界区域。可以是，在边界区域中2个第一红色像素PX11、4个第一绿色像素PX12、2个第一蓝色像素PX13配置为彼此相邻地构成一个像素组，所述一个像素组被分割层310覆盖而与透光率相对低于其它透射区域TP的至少一个第二子区域SA2和/或至少一个第一子区域SA1相邻。
例如，配置于第一区域A1的第一像素组PX1可以包括连接部像素组PX1-C和中心部像素组PX1-M。中心部像素组PX1-M可以是由透射区域TP和第一子区域SA1等包围的部分。连接部像素组PX1-C可以包括两个边与第二区域A2相邻的第一连接部像素组PX1-C1和一个边与第二区域A2相邻的第二连接部像素组PX1-C2。可以是，第一连接部像素组PX1-C1是配置于第一区域A1中的边角部分的像素组，第二连接部像素组PX1-C2是配置于第一区域A1中的上下左右边部分的像素组。可以是，连接部像素组PX1-C是配置于边界区域的像素组，第一连接部像素组PX1-C1是配置于边界区域中的边角部分的像素组，第二连接部像素组PX1-C2是配置于边界区域中的上下左右边部分的像素组。
在第二区域A2中第二红色像素PX21和第二绿色像素PX22可以排列为沿第四方向DR4以及第五方向DR5的每一个逐个交替重复。另外，在第二区域A2中第二蓝色像素PX23和第二绿色像素PX22可以排列为沿第四方向DR4以及第五方向DR5的每一个逐个交替重复。第四方向DR4可以是第一方向DR1和第二方向DR2之间的方向，第五方向DR5可以是与第四方向DR4交叉的方向或者正交的方向。可以以一个第二绿色像素PX22为基准，第二红色像素PX21在第四方向DR4上隔开，第二蓝色像素PX23在第五方向DR5上隔开。
在第二区域A2中第二红色像素PX21和第二蓝色像素PX23可以排列为沿第一方向DR1以及第二方向DR2的每一个逐个交替重复。第二绿色像素PX22可以排列为沿第一方向DR1以及第二方向DR2重复。第一红色像素PX11的面积可以大于第二红色像素PX21的面积，第一绿色像素PX12的面积可以大于第二绿色像素PX22的面积，第一蓝色像素PX13的面积可以大于第二蓝色像素PX23的面积。然而，其仅仅是示出了一实施例，第一红色像素PX11、第一绿色像素PX12、第一蓝色像素PX13和第二红色像素PX21、第二绿色像素PX22、第二蓝色像素PX23之间的面积关系不限于上述的例。
另外，第一红色像素PX11的形状可以与第二红色像素PX21的形状不同，第一绿色像素PX12的形状可以与第二绿色像素PX22的形状不同，第一蓝色像素PX13的形状可以与第二蓝色像素PX23的形状不同。然而，其仅仅是作为一例示出的情况，第一红色像素PX11、第一绿色像素PX12、第一蓝色像素PX13和第二红色像素PX21、第二绿色像素PX22、第二蓝色像素PX23之间的形状也可以分别相同。
导电图案240P可以包括配置于第一区域A1的第一图案240P1以及配置于第二区域A2的第二图案240P2。第一图案240P1配置于透射区域TP。第一图案240P1可以包括多个网格线。第一图案240P1可以包括沿第一方向DR1延伸的多个第一网格线MS11以及沿第二方向DR2延伸的多个第二网格线MS12。第一网格线MS11和第二网格线MS12可以彼此电连接而构成一个传感器图案，传感器层200具备多个这种传感器图案来感测施加到透射区域TP的外部输入。
第一网格线MS11和第二网格线MS12可以配置为与相对应于发光区域EA的第一像素PX11、PX12、PX13的每一个不重叠。然而，由此，可以防止由于传感器层200而显示面板DP的显示特性降低的问题。然而，其是示例性地示出的情况，在图像的识别性不降低的范围内，第一网格线MS11和第二网格线MS12中的一部分也可以配置为与第一像素PX11、PX12、PX13中的一部分重叠，当第一网格线MS11和第二网格线MS12透明时，也可以配置为与第一像素PX11、PX12、PX13重叠，不限于任一个实施例。
第二图案240P2配置于第二区域A2。第二图案240P2可以包括多个网格线。第二图案240P2可以包括沿第四方向DR4延伸的多个第三网格线MS21以及沿第五方向DR5延伸的多个第四网格线MS22。第三网格线MS21和第四网格线MS22可以彼此电连接而构成一个传感器图案，传感器层200具备多个这种传感器图案来感测施加到第二区域A2的外部输入。
第一图案240P1和第二图案240P2中的构成相同的电极的图案可以彼此电连接。例如，穿过第二连接部像素组PX1-C2之间的网格线与第四网格线MS22中的一部分电连接。由此，可以针对第一区域A1和第二区域A2整个面提供均匀的触摸灵敏度。
另一方面，在本实用新型中示出为构成第一图案240P1和第二图案240P2的网格线的形状彼此不同。由此，第一像素组PX1和第二像素组PX2的排列形状可以彼此不同。然而，其是示例性地示出的情况，第一像素组PX1和第二像素组PX2可以具有彼此相同的形式的排列，由此，构成第一图案240P1和第二图案240P2的网格线也可以提供为彼此相同的形状。另外，在本实用新型中示出为传感器层200包括由网格线构成的导电图案240P，但是，传感器层200也可以包括与多个像素组PX1、PX2重叠的透明的导电图案，不限于任一个实施例。
另一方面，包括在电路层120中的缓冲层BF以及多个绝缘层10、20、30、40、50、60、70、80中的至少一部分绝缘层中可以界定与透射区域TP重叠的预定的开口OP_120。例如，如图5b所示，在第一区域A1中的缓冲层BF的厚度方向上的一部分以及第一至第五绝缘层10、20、30、40、50中可以界定开口OP_120。
即，根据去除与透射区域TP重叠的缓冲层BF的厚度方向上的一部分以及第一至第五绝缘层10、20、30、40、50的每一个的一部分，可以提高透射区域TP的透射率。然而，其是示例性地示出的情况，根据所需的透射区域TP的透射率，界定开口的绝缘层的位置可以不同，不限于任一个实施例。
在本实施例中，通过控制像素界定膜PDL中的朝向透射区域TP的侧面的角度，第一及第二功能层FL1、FL2或第二电极CE可以在透射区域TP和元件区域EP之间断开。由此，可以提高透射区域TP的透光率。根据本实用新型的显示面板只要通过形成有第二开口OP2的像素界定膜PDL形成第二区域A2中的功能层FL1、FL2的断开，则可以具有各种结构，不限于任一个实施例。
图6a以及图6b是示出根据本实用新型的一实施例的显示面板的一部分的截面图。为了易于说明，图6a以及图6b中简化示出了第一开口OP1A、OP1B、OP1C、OP1D和第二开口OP2的层结构。
如图6a所示，在显示面板DP-A中，发光元件LD和层叠体LS分别配置于第一开口OP1A、OP1B和第二开口OP2。图6a中示出了配置于相邻的2个第一开口OP1A、OP1B之间的第二开口OP2。基底层BL可以与配置第一电极AE的下层相对应。
如上所述，层叠体LS可以通过像素界定膜PDL与发光元件LD分离。可以是，第一层L1与发光元件LD的第一功能层FL1相对应，第二层L2与发光元件LD的第二功能层FL2相对应，第三层L3与发光元件LD的第二电极CE相对应。显示面板DP-A通过在相邻的第一开口OP1A、OP1B之间形成第二开口OP2，使第一功能层FL1、第二功能层FL2以及第二电极CE断线而阻断相邻的第一开口OP1A、OP1B之间的连续性。由此，可以容易地完成针对在相邻的第一开口OP1A、OP1B的每一个中形成的发光元件LD的独立驱动。
或者，如图6b所示，在显示面板DP-B中发光元件LD-1也可以包括多个发光层EL1、EL2。例如，发光元件LD-1可以包括依次层叠的第一电极AE、第一功能层FL1、第一发光层EL1、第二功能层FL2、电荷生成层CL、第三功能层FL3、第二发光层EL2、第四功能层FL4以及第二电极CE。第一发光层EL1和第二发光层EL2也可以分别发出彼此不同颜色的光，也可以分别发出相同颜色或峰值波长不同的光。或者，也可以分别发出具有相同的颜色、相同的峰值波长的光。
第一功能层FL1配置于第一发光层EL1和第一电极AE之间。当第一电极AE是阳极时，第一功能层FL1可以具有空穴注入/传输功能。此时，第一功能层FL1可以包括空穴传输层(hole transporting layer)、空穴注入层(hole injecting layer)、电子阻挡层(electron blocking layer)中的至少任一个层。或者，当第一电极AE是阴极时，第一功能层FL1可以具有电子注入/传输功能。此时，第一功能层FL1可以包括电子传输层(electrontransporting layer)、电子注入层(electron injecting layer)、空穴阻挡层(holeblocking layer)中的至少任一个层。
第二功能层FL2配置于第一发光层EL1和电荷生成层CL之间。当第一电极AE是阳极时，第二功能层FL2可以具有电子注入/传输功能。此时，第二功能层FL2可以包括电子传输层(electron transporting layer)、电子注入层(electron injecting layer)、空穴阻挡层(hole blocking layer)中的至少任一个层。当第一电极AE是阴极时，第二功能层FL2可以具有空穴注入/传输功能。此时，第二功能层FL2可以包括空穴传输层(holetransporting layer)、空穴注入层(hole injecting layer)、电子阻挡层(electronblocking layer)中的至少任一个层。
电荷生成层CL可以配置于第一发光层EL1和第二发光层EL2之间。当第一电极AE是阳极且第二电极CE是阴极时，电荷生成层CL可以朝向第一发光层EL1提供电子且朝向第二发光层EL2提供空穴。相反，当第一电极AE是阴极且第二电极CE是阳极时，电荷生成层CL可以朝向第一发光层EL1提供空穴且朝向第二发光层EL2提供电子。电荷生成层CL可以是包括P型掺杂剂的有机层或者包括N型掺杂剂的有机层。或者，也可以是包括P型掺杂剂和N型掺杂剂全部的有机层。另外，电荷生成层CL示出为单层，但是，也可以具有包括多个层的层叠结构。根据本实用新型的一实施例的电荷生成层CL只要能够向第一发光层EL1和第二发光层EL2提供电荷，则可以提供为各种形式，不限于任一个实施例。
第三功能层FL3配置于第二发光层EL2和电荷生成层CL之间。当第二电极CE是阴极时，第三功能层FL3可以具有空穴注入/传输功能。此时，第三功能层FL3可以包括空穴传输层(hole transporting layer)、空穴注入层(hole injecting layer)、电子阻挡层(electron blocking layer)中的至少任一个层。或者，当第二电极CE是阳极时，第三功能层FL3可以具有电子注入/传输功能。此时，第三功能层FL3可以包括电子传输层(electrontransporting layer)、电子注入层(electron injecting layer)、空穴阻挡层(holeblocking layer)中的至少任一个层。
第四功能层FL4配置于第二发光层EL2和第二电极CE之间。当第二电极CE是阴极时，第四功能层FL4可以具有电子注入/传输功能。此时，第四功能层FL4可以包括电子传输层(electron transporting layer)、电子注入层(electron injecting layer)、空穴阻挡层(hole blocking layer)中的至少任一个层。或者，当第二电极CE是阳极时，第四功能层FL4可以具有空穴注入/传输功能。此时，第四功能层FL4可以包括空穴传输层(holetransporting layer)、空穴注入层(hole injecting layer)、电子阻挡层(electronblocking layer)中的至少任一个层。
在本实施例中，形成于第二开口OP2的层叠体LS-1可以配置于阻挡电极ST上且包括第一至第六层L1a、L2a、L3a、L4a、L5a、L6a。第一至第六层L1a、L2a、L3a、L4a、L5a、L6a可以分别在第一功能层FL1、第二功能层FL2、电荷生成层CL、第三功能层FL3、第四功能层FL4以及第二电极CE的形成工艺时形成。即，第一至第六层L1a、L2a、L3a、L4a、L5a、L6a可以分别由与第一功能层FL1、第二功能层FL2、电荷生成层CL、第三功能层FL3、第四功能层FL4以及第二电极CE相同的物质构成。另一方面，其是示例性地示出的情况，在根据本实用新型的一实施例的发光元件LD、LD-1中，发光层EL、EL1、EL2的数量可以不同地改变，电荷生成层CL的数量也可以不同地改变，不限于任一个实施例。
另一方面，层叠体LS-1也可以具有与发光元件LD-1不同的层叠结构。例如，可以是，在发光元件LD-1中，当电荷生成层CL由包括n型层和p型层的层叠结构形成时，第一功能层FL1、第二功能层FL2、电荷生成层CL中的n型层以及第三功能层FL3通过开放掩模形成，电荷生成层CL中的p型层以及第四功能层FL4通过FMM图案化来形成。此时，通过FMM形成的层也可以不形成于第二开口OP2，通过开放掩模形成的层可以通过第二开口OP2与第一开口OP1C、OP1D断线而形成。由此，在层叠体LS-1中，也可以省略与第四功能层FL4一起形成的第五层L5a。另外，与电荷生成层CL一起形成的第三层L3a中可以省略与p型层相对应的一部分且仅包括与n型层相对应的一部分。即，在发光元件LD-1中，与通过开放掩模形成的层相对应的层可以形成于第二开口OP2。因此，在形成发光元件LD-1时，当混合开放掩模和FMM时，层叠体LS-1可以仅由与通过开放掩模形成的层相对应的层来构成且不包括与通过FMM形成的层相对应的层。由此，层叠体LS-1和发光元件LD-1也可以具有不同的层叠结构。
另外，在本实施例中，示出为第一功能层FL1、第二功能层FL2、电荷生成层CL、第三功能层FL3、第四功能层FL4以及第二电极CE不形成于像素界定膜PDL上，但是，其是为了易于说明而示出的情况，如图4a所示，第一功能层FL1、第二功能层FL2、电荷生成层CL、第三功能层FL3、第四功能层FL4以及第二电极CE中的至少一部分也可以配置于像素界定膜PDL上，不限于任一个实施例。然而，即使第一功能层FL1、第二功能层FL2、电荷生成层CL、第三功能层FL3、第四功能层FL4以及第二电极CE配置于像素界定膜PDL上，也可以通过第二开口OP2与层叠体LS-1断开。
根据本实施例，第一至第四功能层FL1、FL2、FL3、FL4和电荷生成层CL可以通过第二开口OP2断线而独立形成于相邻的第一开口OP1C、OP1D的每一个。即，可以通过第二开口OP2在第一至第四功能层FL1、FL2、FL3、FL4和电荷生成层CL中阻断第一开口OP1C、OP1D之间的连续性。由此，可以防止电信号传输到通过第一至第四功能层FL1、FL2、FL3、FL4和电荷生成层CL相邻的发光元件LD-1之间。由此，可以按照像素顺利地完成独立驱动，可以完成高分辨率面板的稳定驱动。
图7a至图7d是示出根据本实用新型的一实施例的显示面板的一部分区域的平面图。为了易于说明，图7a至图7d中省略示出了一部分构成要件。
如图7a所示，界定在像素界定膜PDL-A中的第一开口OP11、OP12、OP13和第二开口OP2可以配置为彼此隔开。为了易于说明，通过点处理示出了像素界定膜PDL-A。在本实施例中，第一开口OP11、OP12、OP13可以包括具有彼此不同的形状的第一至第三发光开口OP11、OP12、OP13。第二发光开口OP12和第三发光开口OP13的每一个示出为与梯形类似的形状，示出为彼此不同的尺寸。第一发光开口OP11示出为与六边形类似的形状。另一方面，其是示例性地示出的情况，第一至第三发光开口OP11、OP12、OP13的每一个也可以具有与其不同的形状，也可以具有彼此相同的形状，不限于任一个实施例。
另一方面，根据本实施例的显示面板可以还包括间隔体SPP。间隔体SPP可以提供为多个且配置为在像素界定膜PDL-A上彼此隔开。间隔体SPP可以在发光层EL(参照图4a)的图案化时支承掩模。通过显示面板还包括间隔体SPP，可以防止由于掩模导致的显示面板的损坏。另一方面，其是示例性地示出的情况，在本实用新型的一实施例中，也可以省略间隔体SPP。
或者，如图7b所示，界定在像素界定膜PDL-B中的第二开口OP2-1也可以包括多个子开口OP21、OP22。第二开口OP2-1可以包括第一子开口OP21以及第二子开口OP22。第一子开口OP21以及第二子开口OP22以相同的形状彼此平行地排列且配置于彼此相同的第一开口OP11、OP12、OP13之间。根据本实施例，第一子开口OP21以及第二子开口OP22可以提高功能层或第二电极的断线可能性，并且微小化第二开口OP2-1，从而防止识别性降低问题。
或者，如图7c所示，界定在像素界定膜PDL-C中的第二开口OP2-2也可以包括第一至第三子开口OP21、OP22、OP23。第三子开口OP23可以配置于第二及第三发光开口OP12、OP13之间。第三子开口OP23示出为比第一及第二子开口OP21、OP22大的面积。通过像素界定膜PDL-C提供包括多个子开口OP21、OP22、OP23的第二开口OP2-2，可以针对各发光开口OP11、OP12、OP13形成独立的发光元件。
图7d中示出了第二电极CE的平面图。为了易于说明，图7d中示出了形成于与图7a相对应的像素界定膜PDL-A上的第二电极CE。如图7d所示，第二电极CE可以与第一开口OP11、OP12、OP13重叠且在第二开口OP2中断线。另外，第二开口OP2可以彼此隔开来界定，从而第二电极CE具有与第一开口OP11、OP12、OP13全部重叠的一体形状，并且，具有仅在与第二开口OP2重叠的区域中被去除的形状。
由此，可以阻断通过第二电极CE在相邻的两个发光开口OP11、OP12、OP13之间直接电流流动，并且可以容易地完成独立驱动。另一方面，图7d中仅示出了第二电极CE，但是，通过开放掩模形成且通过第二开口OP2断线的各种层的形状也可以与其相对应。例如，上述的第一至第四功能层FL1、FL2、FL3、FL4或电荷生成层CL的形状也可以具有与第二电极CE相对应的形状。
根据本实用新型，通过不同地设定第二开口OP2、OP2-1、OP2-2的形状及排列，可以不同地设计功能层或第二电极CE的断线形式。由此，即使在没有利用单独的掩模的图案化工艺的情况下也可以使相邻的发光开口间的功能层或第二电极CE断线，从而可以容易地阻断层连续性和电流流动。
图8a以及图8b是示出根据本实用新型的一实施例的显示面板的一部分构成的平面图。图8a以及图8b中示出了阻挡电极ST-1、ST-2和与其重叠的第二开口OP2-1。以下，参照图8a以及图8b说明本实用新型。另一方面，针对与图1a至图7d中说明的构成相同的构成赋予相同的附图标记并省略重复的说明。
如图8a所示，阻挡电极ST-1可以具备为多个而针对各子开口OP21、OP22配置。阻挡电极ST-1的每一个配置为与第一及第二子开口OP21、OP22的每一个重叠且彼此隔开。阻挡电极ST-1可以具有与第二开口OP2-1相对应的形状且电浮置。
或者，如图8b所示，阻挡电极ST-2也可以具备为单个而配置为与第一及第二子开口OP21、OP22全部重叠。此时，阻挡电极ST-2可以具有与第二开口OP2-1不同的形状。阻挡电极ST-2也可以具有与相邻的其它第二开口OP2-1隔开的形状，也可以具有彼此连接的格子形状，不限于任一个实施例。
根据本实用新型，阻挡电极ST-1、ST-2也可以具有与第二开口OP2-1相对应的形状，也可以具有单独的独立形状。阻挡电极ST-1、ST-2只要能够在平面上与第二开口OP2-1重叠且与第一电极AE隔开，则可以设计为各种形状，不限于任一个实施例。
图9a至图9p是用于说明根据本实用新型的一实施例的显示面板的制造方法的截面图。图10a以及图10b是示出根据本实用新型的一实施例的显示面板的一部分的截面图。以下，参照图9a至图10b说明本实用新型。
如图9a所示，在形成有电路层120的基板110形成第一电极AE和阻挡电极ST。第一电极AE和阻挡电极ST可以对导电层进行图案化来形成。第一电极AE和阻挡电极ST可以通过一个掩模同时形成。由此，第一电极AE和阻挡电极ST可以形成于相同层上且由相同物质形成。因此，可以在没有追加单独的工艺的情况下容易地形成阻挡电极ST，从而可以简化工艺且节减工艺费用。
另一方面，此时，可以形成坝部的第一层DMP1。在本实施例中，坝部的第一层DMP1可以与第一至第八绝缘层10～80中的至少任一个同时形成。然而，其是示例性地示出的情况，坝部的第一层DMP1可以通过之后工艺形成，不限于任一个实施例。
此后，如图9b所示，形成像素界定膜PDL。像素界定膜PDL可以对绝缘层进行图案化来形成。此时，在像素界定膜PDL中可以形成暴露第一电极AE的第一开口OP1。阻挡电极ST可以是被像素界定膜PDL覆盖的状态。另一方面，此时，可以形成坝部的第二层DMP2。在本实施例中，坝部的第二层DMP2可以由与像素界定膜PDL相同的物质形成。
此后，如图9c所示，形成牺牲层SCL。牺牲层SCL可以形成于基板110的整个面。由此，牺牲层SCL覆盖第二中间阻挡层114、坝部DM、像素界定膜PDL、通过第一开口OP1暴露的第一电极AE。
牺牲层SCL可以对无机物进行蒸镀来形成。无机物可以包括导电性氧化物。例如，牺牲层SCL可以包括铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟锡氧化物(ITO)之类透明导电性氧化物。
此后，如图9d所示，对牺牲层SCL进行图案化来形成多个开口OP_S、OP_G1、OP_G2。在第一区域A1中形成隔着坝部DM隔开的两个开口OP_G1、OP_G2。两个开口OP_G1、OP_G2可以是用于形成后述的凹陷图案GV1、GV2的开口。
在第二区域A2中形成暴露像素界定膜PDL中的一部分的开口OP_S。所述开口OP_S可以在平面上形成于与阻挡电极ST重叠的区域。所述开口OP_S可以是用于形成后述的第二开口OP2的开口。
此后，如图9e所示，可以对第二中间阻挡层114进行图案化来形成多个开口114_G1、114_G2。开口114_G1、114_G2可以将牺牲层SCL作为掩模通过蚀刻工艺来形成。开口114_G1、114_G2可以以与形成于牺牲层SCL的开口OP_G1、OP_G2的尺寸相对应的尺寸形成。此时，像素界定膜PDL包括与第二中间阻挡层114不同的物质，因此像素界定膜PDL中的通过开口OP_S暴露的部分可以不被蚀刻。
此后，如图9f所示，可以对第二子基底层113进行图案化来形成凹陷部110_G1、110_G2。具体地，将牺牲层SCL作为掩模来蚀刻第二子基底层113，从而在第二子基底层113中形成开口113_G1、113_G2。凹陷部110_G1、110_G2的每一个可以由形成于第二中间阻挡层114的开口114_G1、114_G2的每一个和形成于第二子基底层113的开口113_G1、113_G2的每一个界定。
此时，也可以对像素界定膜PDL进行图案化。像素界定膜PDL可以将牺牲层SCL作为掩模来蚀刻。由此，在像素界定膜PDL中可以形成第二开口OP2。像素界定膜PDL由有机物形成，因此可以与第二子基底层113一起在相同工艺中蚀刻。
另一方面，第二子基底层113和像素界定膜PDL的蚀刻可以是各向同性蚀刻。由此，第二子基底层113和像素界定膜PDL可以相对于牺牲层SCL被凹切。因此，形成于第二子基底层113的开口113_G1、113_G2的上方尺寸可以大于形成于牺牲层SCL的开口OP_G1、OP_G2的尺寸。另外，形成于像素界定膜PDL的第二开口OP2的尺寸可以大于形成于牺牲层SCL的开口OP_S的尺寸。
此时，阻挡电极ST可以起到蚀刻阻挡(etch stopper)的作用。即，在将牺牲层SCL的开口OP_S作为掩模来蚀刻像素界定膜PDL的过程中，阻挡电极ST不被蚀刻。因此，配置于阻挡电极ST下方的绝缘层80可以在形成第二开口OP2时不被蚀刻且被阻挡电极ST保护。由此，可以提高工艺可靠性。
此后，如图9g所示，去除牺牲层SCL。可以通过凹陷部110_G1、110_G2暴露第一中间阻挡层112的一部分。另外，可以通过第二开口OP2暴露阻挡电极ST的一部分。
此后，如图9h所示，形成第一功能层FL1。第一功能层FL1可以通过蒸发工艺(evaporation)形成。第一功能层FL1形成于基板110的整个面。此时，形成于基板110的凹陷部110_G1、110_G2具有凹切形状，因此第一功能层FL1可以隔着凹陷部110_G1、110_G2断开。另一方面，虽然未示出，但是蒸发物质中的一部分也可以进入凹陷部110_G1、110_G2中而形成为有机图案。但是，以与形成于凹陷部110_G1、110_G2周边的第一功能层FL1断开的状态形成为独立的图案。因此，第一功能层FL1可以通过凹陷部110_G1、110_G2在第一区域A1中形成为不连续的形式。第一功能层FL1可以在凹陷部110_G1、110_G2中断开而形成末端FL1_G1、FL1_G2。
此时，第一功能层FL1也可以通过第二开口OP2在第二区域A2中形成为不连续的形式。第一功能层FL1可以在第二开口OP2中断开而形成末端FL1_S。图10a中示出了像素界定膜PDL、第一电极AE、阻挡电极ST以及蒸镀层VL。蒸镀层VL可以是空穴传输层、电子传输层或者电荷生成层。例如，蒸镀层VL可以是图6b的第一功能层FL1、第二功能层FL2、电荷生成层CL、第三功能层FL3、第四功能层FL4中的至少任一个。在本实施例中，蒸镀层VL可以与第一功能层FL1相对应。
参照图10a，像素界定膜PDL中的界定第一开口OP1的侧面的倾斜角度AG1(以下，第一角度)和界定第二开口OP2的侧面的倾斜角度AG2(以下，第二角度)可以形成为彼此不同。第二角度AG2可以形成为大于第一角度AG1。
例如，第一角度AG1可以小于约50度。如第一功能层FL1那样，通过蒸发工艺形成的层可以在具有第一角度AG1的像素界定膜PDL的侧面中形成为保持连续性的形式。由此，第一功能层FL1从通过第一开口OP1暴露的第一电极AE的上面延伸到像素界定膜PDL的侧面而具有具有连续性的一体形式。
与此不同，第二角度AG2可以是约50度以上且90度以下。根据像素界定膜PDL的侧面的倾斜角度增加，第一功能层FL1可以在像素界定膜PDL的侧面中断开。由此，第一功能层FL1可以不形成于具有第二角度AG2的像素界定膜PDL的侧面。在第二开口OP2中可以形成与第一功能层FL1分离的第一层L1。第一层L1可以形成为与第一功能层FL1独立的图案。另一方面，其是示例性地示出的情况，第二开口OP2的尺寸越小，也可以不形成第一层L1。
除了第二开口OP2，像素界定膜PDL覆盖阻挡电极ST。参照AA部分，阻挡电极ST中的不通过第二开口OP2暴露的部分可以与像素界定膜PDL接触。由此，阻挡电极ST的侧面以及上面的至少一部分可以被像素界定膜PDL覆盖。
根据本实用新型，通过在像素界定膜PDL中形成第二开口OP2，可以在没有单独的追加构造物的情况下在第一功能层FL1中形成断开的区域。由此，通过在相邻的两个发光区域EA间公共地配置第一功能层FL1，可以改善可能发生的侧面电流泄漏现象或者由此导致的功耗增加等问题。另外，可以按照像素容易地进行独立驱动。因此，可以提高显示面板的电可靠性。
如上所述，第二开口OP2可以通过像素界定膜PDL形成。即，第二开口OP2可以在形成凹陷部110_G1、110_G2时一起形成。因此，可以在没有追加单独的工艺的情况下形成第一功能层FL1的断开结构，因此，可以简化工艺且节减工艺费用。
参照图10a，通过蒸镀层VL不形成于界定第二开口OP2的像素界定膜PDL的倾斜面，可以具有断开结构。与此不同，参照图10b，根据本实用新型的一实施例的蒸镀层VL-1也可以沿第二开口OP2的内壁具有薄膜的厚度。在本实施例中，蒸镀层VL-1的厚度df薄于位于像素界定膜PDL上的部分的厚度。蒸镀层VL-1的厚度df可以是难以传输电荷等的厚度，可以是在电荷转移方面上表现出与实质上断线相对应的效果的厚度。根据本实用新型，根据将第二角度AG2设定为50度以上，可以形成具有蒸镀层VL的断线或者电断开程度的薄的厚度的蒸镀层VL-1。即，通过蒸镀层VL、VL-1形成为断线结构或薄膜厚度，可以形成具有相邻的发光区域EA之间的电断线以及能够独立驱动的结构的显示面板。
根据本实用新型，不仅可以容易地形成断线的蒸镀层VL，还可以容易地形成具有电断开程度的薄的薄膜的蒸镀层VL-1，由此，可以实现相邻的发光区域EA间的独立驱动。由此，通过在相邻的两个发光区域EA间公共地配置第一功能层FL1，可以改善可能发生的侧面电流泄漏现象或者由此导致的功耗增加等问题。另外，可以按照像素容易地进行独立驱动。因此，可以提高显示面板的电可靠性。
再次，参照图9i，此后形成发光层EL。发光层EL可以选择性地仅形成于第一开口OP1。发光层EL可以通过打印工艺或者喷墨工艺形成。
此后，如图9j所示，形成第二功能层FL2。第二功能层FL2可以如第一功能层FL1那样通过蒸发工艺形成。由此，第二功能层FL2可以在凹陷部110_G1、110_G2中形成断开的末端FL2_G1、FL2_G2。另外，第二功能层FL2可以形成为在第二开口OP2中断开的形式。用于形成第二功能层FL2的蒸发物质中的一部分也可以配置于第二开口OP2而形成为第二层L2。第二层L2可以是与第二功能层FL2分离的独立的图案。另一方面，其是示例性地示出的情况，根据本实用新型的一实施例，也可以不形成第二层L2。
此后，如图9k所示，形成第二电极CE。在本实施例中，第二电极CE可以通过蒸发工艺形成。由此，第二电极CE可以在凹陷部110_G1、110_G2中形成断开的末端CE_G1、CE_G2。另外，第二电极CE可以形成为在第二开口OP2中断开的形式。用于形成第二电极CE的蒸发物质中的一部分也可以配置于第二开口OP2而形成为第三层L3。第三层L3可以是与第二功能层FL2分离的独立的图案。另一方面，其是示例性地示出的情况，根据本实用新型的一实施例，也可以不形成第三层L3。另外，第二电极CE也可以通过蒸镀工艺形成。此时，第二电极CE可以形成为在凹陷部110_G1、110_G2或第二开口OP2中不断开而公共的一体形状。
此后，如图9l所示，可以形成第一无机层141。第一无机层141可以通过蒸镀工艺形成。由此，第一无机层141可以形成为在凹陷部110_G1、110_G2或第二开口OP2中不断开而公共的一体形状。
此后，如图9m所示，可以形成有机层142。有机层142可以利用溶液状态的有机物来形成。有机层142可以填充第一凹陷部110_G1来形成。此时，可以通过坝部DM来阻断有机层142向第二凹陷部110_G2以及形成有孔的区域进入。由此，第二凹陷部110_G2可以从有机层142暴露。
此后，如图9n所示，可以形成第二无机层143。第二无机层143可以通过蒸镀工艺形成。第二无机层143可以覆盖有机层142的上面，并且还形成于凹陷部110_G1、110_G2中的从有机层142暴露的第二凹陷部110_G2的内部。由此，第二无机层143可以形成为在基板110的整个面中公共的一体形状。
此后，如图9o所示，可以形成平坦化层YOC。平坦化层YOC填充将要形成孔的区域。平坦化层YOC覆盖不被有机层142填充的区域且在上面提供平坦面。根据本实用新型，通过还包括平坦化层YOC，可以还在第一区域A1中提供与有机层142等同程度的平坦面。
此后，如图9p所示，可以依次形成传感器层200以及防反射层300，此后，形成孔MH来形成显示面板DP。孔MH可以贯通显示层100、传感器层200以及防反射层300整体来形成。孔MH可以通过激光形成，但不限于此。
以上，参照本实用新型的优选实施例进行了说明，但对于本技术领域的熟练人员或者在本技术领域中具有通常知识的人员来说能够理解，可以在不超出所附的权利要求书中记载的本实用新型的构思以及技术领域的范围内，对本实用新型进行多种修改及变更。因此，本实用新型的技术范围并非由说明书的详细说明中记载的内容来限定，而是应由权利要求书的范围来限定。

Claims (10)

1.一种显示面板，其中，包括：
基板，包括透射光的第一区域以及具有比所述第一区域低的透光率的第二区域；
多个像素电极，配置于所述第二区域；
阻挡电极，配置于所述基板上，并且与所述像素电极隔开；
像素界定膜，各自界定有暴露所述像素电极的每一个的至少一部分的第一开口以及暴露所述阻挡电极的至少一部分的第二开口；
多个发光层，分别配置于所述第一开口；
公共电极，配置于所述发光层上；
封装层，配置于所述公共电极上；以及
功能层，配置于所述像素界定膜和所述公共电极之间，
所述阻挡电极中的通过所述第二开口暴露的所述一部分之外的区域与所述像素界定膜接触，
所述功能层在所述第一开口中连接且在所述第二开口中断开。
2.根据权利要求1所述的显示面板，其中，
界定所述第二开口的所述像素界定膜的侧面倾斜角度是50度以上且90度以下。
3.根据权利要求2所述的显示面板，其中，
界定所述第一开口的所述像素界定膜的侧面倾斜角度小于界定所述第二开口的所述像素界定膜的所述侧面倾斜角度。
4.根据权利要求1所述的显示面板，其中，
所述像素界定膜包括有机物。
5.根据权利要求1所述的显示面板，其中，
所述基板还包括：
孔，贯通所述第一区域；以及
凹陷部，界定在所述孔和所述像素界定膜之间且上面的一部分被去除，
所述功能层在所述凹陷部以及所述孔中断开。
6.根据权利要求5所述的显示面板，其中，
所述基板还包括：
基底层，包括有机物；
第一中间阻挡层，配置于所述基底层下侧且包括无机物；以及
第二中间阻挡层，配置于所述基底层上且包括无机物，
所述孔贯通所述基底层、所述第一中间阻挡层以及所述第二中间阻挡层，
所述凹陷部贯通所述基底层以及所述第二中间阻挡层且暴露所述第一中间阻挡层。
7.根据权利要求1所述的显示面板，其中，
所述显示面板还包括：
追加像素电极，配置于所述第一区域，
所述第一区域包括透射区域以及发光区域，
所述追加像素电极与所述透射区域隔开而配置于所述发光区域，
所述像素界定膜中的与所述透射区域相邻的侧面的倾斜角度大于界定所述第一开口的侧面的倾斜角度。
8.根据权利要求7所述的显示面板，其中，
所述功能层在所述透射区域中断开。
9.根据权利要求1所述的显示面板，其中，
所述第二开口包括彼此隔开的多个子开口。
10.根据权利要求9所述的显示面板，其中，
所述阻挡电极提供为多个而分别与所述子开口重叠。
CN202321362661.XU 2022-05-31 2023-05-31 显示面板 Active CN220441193U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220067183A KR20230167268A (ko) 2022-05-31 2022-05-31 표시 패널 및 이의 제조 방법
KR10-2022-0067183 2022-05-31

Publications (1)

Publication Number Publication Date
CN220441193U true CN220441193U (zh) 2024-02-02

Family

ID=88876200

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310633908.5A Pending CN117156900A (zh) 2022-05-31 2023-05-31 显示面板及其制造方法
CN202321362661.XU Active CN220441193U (zh) 2022-05-31 2023-05-31 显示面板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310633908.5A Pending CN117156900A (zh) 2022-05-31 2023-05-31 显示面板及其制造方法

Country Status (3)

Country Link
US (1) US20230389364A1 (zh)
KR (1) KR20230167268A (zh)
CN (2) CN117156900A (zh)

Also Published As

Publication number Publication date
KR20230167268A (ko) 2023-12-08
US20230389364A1 (en) 2023-11-30
CN117156900A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US11271054B2 (en) Organic light emitting display device
CN110010646B (zh) 曲面显示装置及其制造方法
US8638030B2 (en) Organic light emitting display device including pixel electrode not formed in light transmissive region
JP7486980B2 (ja) 発光装置、表示装置、露光システム、及び表示撮像装置
KR20210109716A (ko) 표시장치
CN113130613B (zh) 显示基板、装置及其制备方法
CN114361213A (zh) 显示装置、光电转换装置、电子装置和可穿戴装置
US20230345766A1 (en) Display device and electronic device including the same
CN220441193U (zh) 显示面板
US20230172026A1 (en) Display device
US20230094620A1 (en) Display device
US20230046219A1 (en) Light emitting display device and manufacturing method thereof
KR20230033760A (ko) 표시장치 및 이를 포함하는 전자장치
EP4326033A2 (en) Light emitting display device
CN219741153U (zh) 显示装置和电子装置
US20240081133A1 (en) Display device
US20230292573A1 (en) Light emitting display device and electronic device having the same
CN220326166U (zh) 显示基板及显示装置
EP4164359A1 (en) Electronic device
US20230093816A1 (en) Light emitting display device
US20230209923A1 (en) Light emitting display device and method for manufacturing the same
US20240049535A1 (en) Light emitting display device
KR20230152544A (ko) 표시장치 및 이를 포함하는 전자장치
KR20220091648A (ko) 표시 장치
KR20240055974A (ko) 전자 장치 및 전자 장치의 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant