CN220326173U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220326173U
CN220326173U CN202321010382.7U CN202321010382U CN220326173U CN 220326173 U CN220326173 U CN 220326173U CN 202321010382 U CN202321010382 U CN 202321010382U CN 220326173 U CN220326173 U CN 220326173U
Authority
CN
China
Prior art keywords
sensing
trace
row
electrodes
sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321010382.7U
Other languages
English (en)
Inventor
表东学
朴正国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220326173U publication Critical patent/CN220326173U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Abstract

本申请提供了显示装置，其包括显示面板以及显示面板上的输入感测单元，输入感测单元包括：感测焊盘；感测电极，与显示区域重叠并且布置为行和列；以及感测配线，连接感测焊盘与感测电极，其中，感测配线包括在不同层上的第一迹线配线及第二迹线配线，感测电极包括第一行感测电极和第二行感测电极以及第三行感测电极和第四行感测电极，第一迹线配线连接到第一行感测电极和第二行感测电极中的每个，并且第二迹线配线连接到第三行感测电极和第四行感测电极中的每个。

Description

显示装置
相关申请的交叉引用
本申请要求于2022年5月2日在韩国知识产权局提交的第10-2022-0054420号韩国专利申请的优先权和权益，其全部内容通过引用并入本文中。
技术领域
本申请的一些实施方式的方面涉及一种显示装置，并且例如涉及一种具备高触摸灵敏度、具有改善的可靠性的显示装置。
背景技术
向用户显示图像的电子装置(诸如智能电话、数码相机、膝上型计算机、导航系统和电视)包括用于显示图像的显示装置。显示装置可以包括生成和显示图像的显示面板，并且还可以包括键盘、鼠标或输入感测单元作为输入元件。
输入感测单元可以位于显示面板上，并且当用户触摸诸如触摸面板的输入感测单元时，可以生成输入信号。从触摸面板生成的输入信号可以被提供给显示面板，并且显示面板可以响应于从触摸面板提供的输入信号而向用户显示与输入信号相对应的图像。
在本背景技术部分中公开的上述信息仅用于增强对背景技术的理解，并且因此在本背景技术部分中讨论的信息不一定构成现有技术。
实用新型内容
本申请的一些实施方式的方面涉及一种显示装置，并且例如涉及一种具备相对高的触摸灵敏度、具有相对改善的可靠性的显示装置。
根据本申请的一些实施方式，提供了一种显示装置，其减少输入感测单元中所包括的迹线配线中出现的互电容值的偏差，以防止或减少感测特性的劣化并改善其可靠性。
根据本申请的一些实施方式，显示装置包括：显示面板，划分为显示区域和非显示区域；以及输入感测单元，在显示面板上，输入感测单元包括：多个感测焊盘，在与非显示区域重叠的焊盘区域中；多个感测电极，与显示区域重叠，并且布置为多行和多列；以及多条感测配线，连接多个感测焊盘和多个感测电极，多条感测配线包括在不同层上的多条第一迹线配线和多条第二迹线配线，多个感测电极包括在第一方向上彼此相邻的第一行感测电极和第二行感测电极以及在第一方向上彼此相邻的第三行感测电极和第四行感测电极，多条第一迹线配线连接到第一行感测电极和第二行感测电极中的每个，并且多条第二迹线配线连接到第三行感测电极和第四行感测电极中的每个。
根据一些实施方式，多条第一迹线配线中的每条可以连接到多个感测焊盘之中的第一感测焊盘，并且多条第二迹线配线中的每条可以连接到多个感测焊盘之中的与第一感测焊盘相邻的第二感测焊盘。
根据一些实施方式，输入感测单元还可以包括：第一感测绝缘层，直接在显示面板上；第二感测绝缘层，在第一感测绝缘层上；以及第三感测绝缘层，在第二感测绝缘层上，多条第一迹线配线可以在第一感测绝缘层上，并且多条第二迹线配线可以在第二感测绝缘层上。
根据一些实施方式，显示面板可以包括：基础层；电路元件层，在基础层上并且包括多个绝缘层；显示元件层，在电路元件层上并且包括像素限定层和发光元件；以及封装层，位于显示元件层上并且覆盖发光元件，并且输入感测单元可以直接在封装层上。
根据一些实施方式，多条第一迹线配线可以包括连接到第一行感测电极的第1-1迹线配线以及连接到第二行感测电极的第1-2迹线配线，并且多条第二迹线配线可以包括连接到第三行感测电极的第2-1迹线配线以及连接到第四行感测电极的第2-2迹线配线。
根据一些实施方式，多个感测焊盘可以包括在一个方向上依次布置的第一感测焊盘、第二感测焊盘、第三感测焊盘和第四感测焊盘，第1-1迹线配线可以连接到第一感测焊盘，第2-1迹线配线可以连接到第二感测焊盘，第1-2迹线配线可以连接到第三感测焊盘，并且第2-2迹线配线可以连接到第四感测焊盘。
根据一些实施方式，多个感测电极可以包括：第一组感测电极，包括第一行感测电极、第二行感测电极、第三行感测电极和第四行感测电极；以及第二组感测电极，在第一方向上与第一组感测电极间隔开，并且包括在第一方向上彼此相邻的第五行感测电极和第六行感测电极以及在第一方向上彼此相邻的第七行感测电极和第八行感测电极。
根据一些实施方式，第一组感测电极和第二组感测电极中的每个可以包括在与第一方向相交的第二方向上彼此间隔开的第一侧和第二侧，并且多条感测配线可以连接到第一组感测电极的第一侧并且连接到第二组感测电极的第二侧。
根据一些实施方式，与第七行感测电极和第八行感测电极相比，第五行感测电极和第六行感测电极可以与第一组感测电极相邻。
根据一些实施方式，多条第一迹线配线可以连接到第五行感测电极和第六行感测电极，并且多条第二迹线配线可以连接到第七行感测电极和第八行感测电极。
根据一些实施方式，多条第二迹线配线可以连接到第五行感测电极和第六行感测电极，并且多条第一迹线配线可以连接到第七行感测电极和第八行感测电极。
根据一些实施方式，输入感测单元可以包括下配线区域，该下配线区域包括其中多条感测配线连接到多个感测焊盘的部分，并且在下配线区域中，多条第一迹线配线和多条第二迹线配线可以彼此交替布置。
根据一些实施方式，在下配线区域中，多条第一迹线配线和多条第二迹线配线可以在平面图中不重叠。
根据一些实施方式，输入感测单元可以包括上配线区域，该上配线区域包括其中多条感测配线连接到多个感测电极的部分，并且在上配线区域中，多条第一迹线配线和多条第二迹线配线中的一些彼此交叉。
根据一些实施方式，在上配线区域中，多条第二迹线配线可以在第一方向上不在多条第一迹线配线之中的在第一方向上相邻的两条第一迹线配线之间。
根据一些实施方式，显示面板可以包括在第一方向上布置的第一非弯曲区域、弯曲区域和第二非弯曲区域，第一非弯曲区域可以包括显示区域，并且弯曲区域可以围绕在与第一方向相交的第二方向上延伸的虚拟轴弯曲。
根据本申请的一些实施方式，显示装置包括：显示面板，划分为显示区域和非显示区域；以及输入感测单元，在显示面板上，输入感测单元包括：多个感测焊盘，在与非显示区域重叠的焊盘区域中；多个感测电极，与显示区域重叠，并且布置为多行和多列；以及多条感测配线，连接多个感测焊盘和多个感测电极，多条感测配线包括在不同层上的多条第一迹线配线和多条第二迹线配线，多条第一迹线配线中的每条连接到多个感测焊盘之中的第一感测焊盘，多条第二迹线配线中的每条连接到多个感测焊盘之中的与第一感测焊盘相邻的第二感测焊盘，多个感测电极包括在第一方向上彼此相邻的第一行感测电极和第二行感测电极，并且多条第一迹线配线连接到第一行感测电极和第二行感测电极中的每个。
根据本申请的一些实施方式，显示装置包括：显示面板，划分为显示区域和非显示区域；以及输入感测单元，在显示面板上，输入感测单元包括：多个感测焊盘，在与非显示区域重叠的焊盘区域中；多个感测电极，与显示区域重叠，并且布置为多行和多列；以及多条感测配线，连接多个感测焊盘和多个感测电极，多条感测配线包括在不同层上的多条第一迹线配线和多条第二迹线配线，输入感测单元包括下配线区域，该下配线区域包括其中多条感测配线连接到多个感测焊盘的部分，并且输入感测单元还包括上配线区域，该上配线区域包括其中多条感测配线连接到多个感测电极的部分，多条第一迹线配线和多条第二迹线配线在下配线区域中彼此交替布置，并且多条第一迹线配线和多条第二迹线配线中的一些在上配线区域中彼此交叉。
附图说明
通过以下结合附图的详细描述，将更清楚地理解示例性实施方式。附图表示如本文中所描述的非限制性示例性实施方式。
图1A是根据本申请的一些实施方式的显示装置的组装立体图。
图1B是根据本申请的一些实施方式的显示装置的分解立体图。
图2是根据本申请的一些实施方式的显示模块的剖视图。
图3A是根据本申请的一些实施方式的显示面板的平面图。
图3B是根据本申请的一些实施方式的显示面板的剖视图。
图4是根据本申请的一些实施方式的显示模块的示意性剖视图。
图5A是根据本申请的一些实施方式的输入感测单元的平面图。
图5B是根据本申请的一些实施方式的输入感测单元的一部分的放大平面图。
图6A至图6C是根据本申请的一些实施方式的输入感测单元的一部分的放大剖视图。
图7是根据本申请的一些实施方式的输入感测单元的平面图。
图8A和图8B是根据本申请的一些实施方式的输入感测单元的一部分的放大剖视图。
图9是根据本申请的一些实施方式的输入感测单元的平面图。
图10A和图10B是根据本申请的一些实施方式的输入感测单元的一部分的放大剖视图。
图11是根据本申请的一些实施方式的输入感测单元的平面图。
图12A和图12B是根据本申请的一些实施方式的输入感测单元的一部分的放大剖视图。
具体实施方式
在下文中，将参考附图更详细地描述本申请的一些实施方式的方面。
当部件(或区域、层、部分等)被称为“在”另一元件“上”、“连接到”或“联接到”另一元件时，它可以直接在另一部件上、直接连接到或直接联接到另一部件，或者可以存在居间部件。
相同的附图标记表示相同的元件。此外，在附图中，为了有效地描述技术内容，夸大了部件的厚度、比例和尺寸。术语“和/或”包括相关所列项的一个或多个的任何和所有组合。
将理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种部件，但是这些部件不应受到这些术语的限制。这些术语仅用于将一个部件与另一部件区分开。例如，在没有背离实施方式的教导的情况下，下面讨论的第一部件可以被称为第二部件。除非上下文另外清楚地指出，否则单数形式旨在也包括复数形式。
此外，诸如“下方”、“下部”、“上方”、“上部”等术语用于描述附图中所示的配置的关系。这些术语用作相对概念，并参考附图中所示的方向进行描述。
应当理解，术语“包含”或“包括”旨在指定在本公开中存在所陈述的特征、整体、步骤、操作、元件、部件或其组合，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件或其组合的存在或添加。
在本申请中，“直接位于”、“直接在……上”和其他类似术语可以意指不存在添加在层、膜、区域、板等的部分与另一部分之间的层、膜、区域、板等。例如，“直接在……上”可以意指在两个元件之间没有诸如粘合构件的额外构件的情况下，将一个元件布置在另一元件上。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。术语，诸如在通用词典中定义的那些术语，应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不以理想化的或过于形式化的含义进行解释。
在下文中，将参考附图描述根据本申请的一些实施方式的显示装置。
图1A是根据本申请的一些实施方式的显示装置的组装立体图。图1B是根据一些实施方式的显示装置的分解立体图。图2是根据一些实施方式的显示模块的剖视图。
参考图1A，显示装置DD可以是响应于电信号而被激活的装置。显示装置DD可以显示图像IM并且可以感测外部输入。显示装置DD可以包括各种实施方式。例如，显示装置DD可以包括平板电脑、膝上型计算机、计算机、智能电视等。尽管在描述一些实施方式的方面时，为了说明的目的将显示装置DD示为智能电话，但是根据本公开的实施方式不限于此，并且显示装置DD可以是任何合适的显示装置。
显示装置DD可以在平行于第一方向DR1和第二方向DR2中的每个的显示表面FS上在第三方向DR3上显示图像IM。其上显示图像IM的显示表面FS可以对应于显示装置DD的前表面，并且可以对应于窗构件WP的前表面。在下文中，相同的附图标记FS用于显示装置DD的显示表面和前表面以及窗构件WP的前表面。图像IM可以包括静止图像以及动态图像。作为图1A中的图像IM的示例，示出了时钟和多个图标。
根据一些实施方式，每个构件的前表面(或上表面)和后表面(或下表面)基于显示图像IM的方向来限定。前表面和后表面可以在第三方向DR3上彼此相对，并且前表面和后表面中的每个的法线方向可以平行于第三方向DR3。前表面和后表面之间在第三方向DR3上的间隔距离可以与显示面板DP(参见图2)在第三方向DR3上的厚度相对应。同时，由第一方向DR1、第二方向DR2和第三方向DR3指示的方向可以是相对概念，并且可以转换为其他方向。在下文中，第一方向至第三方向分别指代与第一方向DR1、第二方向DR2和第三方向DR3指示的方向相同的附图标记。此外，在本说明书中，“在平面上”或“在平面图中”可以表示从第三方向DR3观察的时候。
根据本申请的一些实施方式的显示装置DD可以检测从外部施加的用户输入。用户输入包括各种类型的外部输入，诸如用户的身体的一部分、光、热或压力。用户输入可以以各种形式提供，并且显示装置DD可以根据显示装置DD的结构来感测施加到显示装置DD的一侧或后侧的用户输入，并且不限于任何一个实施方式。
参考图1A和图1B，显示装置DD包括窗构件WP、显示模块DM、驱动电路DC和外壳HU。根据一些实施方式，组装窗构件WP和外壳HU以形成显示装置DD的外部。根据一些实施方式，外壳HU、显示模块DM和窗构件WP可以在第三方向DR3上依次堆叠。
窗构件WP可以包括光学透明材料。窗构件WP可以包括绝缘板。例如，窗构件WP可以由玻璃、塑料或其组合形成。
如上所述，窗构件WP的前表面FS限定显示装置DD的前表面FS。透射区域TA可以是光学透明区域。例如，透射区域TA可以是具有约90％或更高的可见光透射率的区域。
边框区域BZA可以是与透射区域TA相比具有相对低的透光率的区域。边框区域BZA限定透射区域TA的形状。边框区域BZA可以与透射区域TA相邻，并且可以围绕透射区域TA。
边框区域BZA可以具有某种颜色。边框区域BZA可以覆盖显示模块DM的外围区域NAA，以防止从外部观看到外围区域NAA。然而，这以示例的方式示出，并且在根据本申请的一些实施方式的窗构件WP中，可以省略边框区域BZA。
显示模块DM可以显示一个或多个图像IM并且可以检测外部输入。图像IM可以显示在显示模块DM的前表面IS上。显示模块DM的前表面IS包括有效区域AA和外围区域NAA。有效区域AA可以是其中显示模块DM响应于电信号而激活的区域。
根据一些实施方式，有效区域AA可以是其中显示图像IM的区域，并且可以是其中感测外部输入的区域。透射区域TA至少与有效区域AA重叠。例如，透射区域TA与有效区域AA的整个表面或至少一部分重叠。因此，用户可以通过透射区域TA识别图像IM或者可以提供外部输入。然而，这以示例的方式示出，并且其中显示图像IM的区域和其中感测外部输入的区域可以在有效区域AA中彼此分离，并且不限于任何一个实施方式。
外围区域NAA可以是由边框区域BZA覆盖的区域。外围区域NAA与有效区域AA相邻。外围区域NAA可以围绕有效区域AA。用于驱动有效区域AA的驱动电路或驱动配线可以位于外围区域NAA中。
显示模块DM可以包括显示面板和输入感测单元。图像IM可以基本上显示在显示面板上，并且外部输入可以基本上由输入感测单元感测。显示模块DM可以包括显示面板和输入感测单元两者，并且因此显示模块DM可以同时显示图像IM和检测外部输入。稍后将提供其详细描述。驱动电路DC可以包括柔性电路板CF和主电路板MB。柔性电路板CF可以电连接到显示模块DM。柔性电路板CF可以将显示模块DM连接到主电路板MB。然而，这作为示例示出，并且根据本申请的柔性电路板CF可以不连接到主电路板MB，并且柔性电路板CF可以是刚性衬底。
柔性电路板CF可以连接到显示模块DM的位于外围区域NAA中的焊盘。柔性电路板CF可以向显示模块DM提供用于驱动显示模块DM的电信号。电信号可以从柔性电路板CF生成或者从主电路板MB生成。
主电路板MB可以包括用于驱动显示模块DM的各种驱动电路或用于供电的连接器。主电路板MB可以通过柔性电路板CF连接到显示模块DM。
同时，尽管图1B示出了显示模块DM的展开状态，但是显示模块DM的至少一部分可以弯曲。根据一些实施方式，显示模块DM的供主电路板MB连接到其的一部分可以朝向显示模块DM的后表面弯曲，并且因此主电路板MB可以在与显示模块DM的后表面重叠的情况下被组装。
外壳HU组装到窗构件WP以限定显示装置DD的外观。外壳HU提供一定的内部空间。显示模块DM可以容纳在内部空间中。
外壳HU可以包括具有相对高的刚性的材料。例如，外壳HU可包括由玻璃、塑料、金属或其组合形成的多个框架和/或板。外壳HU可以稳定地保护显示装置DD的容纳在内部空间中的部件免受外部冲击。
参考图2，显示模块DM可以包括显示面板DP和输入感测单元ISU。显示面板DP可以配置成基本上生成图像IM。由显示面板DP生成的图像IM(参考图1A)可以由用户通过透射区域TA(参考图1A和图1B)从外部识别。
显示面板DP可以是发光显示面板，并且根据本公开的实施方式不特别限于此。例如，显示面板DP可以是有机发光显示面板或无机发光显示面板。有机发光显示面板可以是其中发光层包括有机发光材料的显示面板。无机发光显示面板可以是其中发光层包括量子点、量子棒或微型LED的显示面板。在下文中，显示面板DP将描述为有机发光显示面板。
输入感测单元ISU可以位于显示面板DP上。输入感测单元ISU可以感测从外部施加的外部输入。外部输入可以包括从显示装置DD(参考图1A)的外部提供的各种类型的输入。外部输入可以以各种形式提供。例如，外部输入可以包括通过身体的一部分(诸如用户的手)的触摸、以及靠近显示装置DD或邻近显示装置DD一定距离施加的输入(例如悬停)。此外，外部输入可以具有诸如力、压力和光的各种形式，并且不限于任何一个实施方式。
输入感测单元ISU可以通过连续工艺形成在显示面板DP上。在这种情况下，输入感测单元ISU可以直接位于显示面板DP上。同时，在本说明书中，“配置B直接位于配置A上”可以意味着在配置A和配置B之间不定位另一部件。例如，在输入感测单元ISU和显示面板DP之间可以不定位粘合层。
显示面板DP可以包括基础层BL、电路元件层DP-CL、显示元件层DP-OLED和上绝缘层TFL，其中电路元件层DP-CL位于基础层BL上。
基础层BL可以提供基础表面，电路元件层DP-CL、显示元件层DP-OLED和上绝缘层TFL位于该基础表面上。基础层BL可以是刚性衬底或能够弯曲、折叠或卷曲的柔性衬底。基础层BL可以是玻璃衬底、金属衬底或聚合物衬底。然而，本申请的实施方式不限于此，并且基础层BL可以包括无机层、有机层或复合材料层。
基础层BL可以具有多层结构。例如，基础层BL可以包括第一合成树脂层、多层或单层无机层、以及位于多层或单层无机层上的第二合成树脂层。第一合成树脂层和第二合成树脂层中的每个可以包含聚酰亚胺类树脂，并且根据本公开的实施方式不特别限于此。
电路元件层DP-CL可以位于基础层BL上。电路元件层DP-CL可以包括多个绝缘层、多个导电层和半导体层。电路元件层DP-CL的多个导电层可以构成像素PX(参考图3A)的信号线或控制电路。
显示元件层DP-OLED可以位于电路元件层DP-CL上。显示元件层DP-OLED可以包括有机发光元件。然而，这是示例，并且根据本申请的一些实施方式的显示元件层DP-OLED可以包括无机发光元件、有机-无机发光元件或液晶层。
上绝缘层TFL可以包括将在后面描述的覆盖层和封装层。上绝缘层TFL可以包括有机层和密封该有机层的多个无机层。
上绝缘层TFL可以位于显示元件层DP-OLED上，以保护显示元件层DP-OLED免受诸如湿气、氧气和灰尘颗粒的杂质的影响。上绝缘层TFL可以密封显示元件层DP-OLED以阻挡湿气和氧气流入显示元件层DP-OLED。上绝缘层TFL可以包括至少一个无机层。上绝缘层TFL可以包括有机层和密封该有机层的多个无机层。上绝缘层TFL可以包括按无机层/有机层/无机层的顺序的堆叠结构。
输入感测单元ISU位于上绝缘层TFL上。输入感测单元ISU可以通过连续工艺形成在上绝缘层TFL上。输入感测单元ISU可以直接位于显示面板DP上。也就是说，可以不在输入感测单元ISU和显示面板DP之间定位单独的粘合构件。输入感测单元ISU可以布置为与作为上绝缘层TFL的最上部分的无机层接触。
根据一些实施方式，根据本申请的一些实施方式的显示模块DM还可以包括位于显示面板DP的后表面上的保护构件以及位于输入感测单元ISU的顶部上的抗反射构件。抗反射构件可以减少外部光的反射率。抗反射构件可以通过连续工艺直接位于输入感测单元ISU上。
抗反射构件可以包括与位于抗反射构件下方的反射结构重叠的遮光图案。抗反射构件还可以包括滤色器。滤色器可以位于遮光图案之间，并且可以包括分别与第一颜色像素、第二颜色像素和第三颜色像素相对应的第一滤色器、第二滤色器和第三滤色器。
图3A是根据本申请的一些实施方式的显示面板的平面图。图3B是根据一些实施方式的显示面板的剖视图。
参考图3A，在平面图中，显示面板DP可以划分为有效区域AA和外围区域NAA。显示面板DP的有效区域AA可以是其中显示图像的区域，并且外围区域NAA可以是驱动电路或驱动配线位于其中的区域。多个像素PX中的每个的发光元件可以位于有效区域AA中。有效区域AA可以与窗构件WP(参考图1B)的透射区域TA(参考图1B)的至少一部分重叠，并且外围区域NAA可以被窗构件WP(参考图1B)的边框区域BZA(参考图1B)覆盖。显示面板DP的有效区域AA和外围区域NAA可以分别与图1B中所示的显示模块DM的有效区域AA和外围区域NAA相对应。
根据一些实施方式，显示面板DP可以包括多个像素PX(以下称为像素PX)、多条信号线SGL、扫描驱动电路GDC和显示焊盘部分DP-PD。
像素PX中的每个可以包括发光元件和连接到其的多个晶体管。像素PX可以响应于被施加的电信号而发光。
信号线SGL可以包括扫描线GL、数据线DL、电源线PL和控制信号线CSL。扫描线GL可以分别连接到像素PX之中的相应像素PX。数据线DL可以分别连接到像素PX之中的相应像素PX。电源线PL可以连接到像素PX以提供电源电压。控制信号线CSL可以向扫描驱动电路GDC提供控制信号。
扫描驱动电路GDC可以位于外围区域NAA中。扫描驱动电路GDC可以生成扫描信号，并且依次将扫描信号输出到扫描线GL。扫描驱动电路GDC还可以将另一控制信号输出到像素PX的驱动电路。
扫描驱动电路GDC可以包括多个薄膜晶体管，其通过与像素PX的驱动电路相同的工艺(例如低温多晶硅(LTPS)工艺或低温多晶氧化物(LTPO)工艺)而形成。
在根据一些实施方式的显示面板DP中，显示面板DP的一部分可以弯曲。显示面板DP可以包括第一非弯曲区域NBA1、在第一方向DR1上与第一非弯曲区域NBA1间隔开的第二非弯曲区域NBA2、以及限定在第一非弯曲区域NBA1和第二非弯曲区域NBA2之间的弯曲区域BA。第一非弯曲区域NBA1可以包括外围区域NAA的一部分和有效区域AA(即，显示区域)。外围区域NAA可以包括弯曲区域BA和第二非弯曲区域NBA2。
弯曲区域BA可以围绕在第二方向DR2上延伸的虚拟轴弯曲。当弯曲区域BA弯曲时，第二非弯曲区域NBA2可以面对第一非弯曲区域NBA1。根据一些实施方式，显示面板DP在第二方向DR2上的宽度在弯曲区域BA中可以比在第一非弯曲区域NBA1中小。
显示焊盘部分DP-PD可以定位为与第二非弯曲区域NBA2的一端相邻。信号线SGL可以经由弯曲区域BA从第一非弯曲区域NBA1延伸到第二非弯曲区域NBA2以被连接到显示焊盘部分DP-PD。柔性电路板CF(参考图1B)可以电连接到显示焊盘部分DP-PD。柔性电路板CF(参考图1B)可以通过导电粘合膜等附接到显示焊盘部分DP-PD，并且因此显示面板DP和柔性电路板CF(参考图1B)可以彼此电连接。
参考图3A和图3B，在根据一些实施方式的显示面板DP中，电路元件层DP-CL、显示元件层DP-OLED以及上绝缘层TFL可以依次布置在基础层BL上。将参考图3B详细描述电路元件层DP-CL、显示元件层DP-OLED和上绝缘层TFL的配置。
电路元件层DP-CL包括至少一个绝缘层和电路元件。电路元件包括信号线SGL、像素PX的驱动电路等。电路元件层DP-CL可以通过以下来形成：通过涂覆、沉积等形成绝缘层、半导体层和导电层，以及通过光刻工艺将绝缘层、半导体层和导电层图案化。
缓冲层BFL可以包括多个堆叠的无机层。半导体图案位于缓冲层BFL上。缓冲层BFL改善了基础层BL和半导体图案之间的结合力。
半导体图案可以包括多晶硅。然而，本申请不限于此，并且半导体图案可以包括非晶硅或金属氧化物。图3B示出了半导体图案的一部分，并且半导体图案还可以在平面图中布置在像素PX的另一区域中。半导体图案可以以特定的规则遍及像素PX布置。
根据半导体图案是否掺杂，半导体图案具有不同的电特性。半导体图案可以包括具有低掺杂浓度和低导电率的第一区A1以及具有相对高的掺杂浓度和高导电率的第二区S1和D1。一个第二区S1可以位于第一区A1的一侧，并且另一第二区D1可以位于第一区A1的另一侧。第二区S1和D1可以掺杂有N型掺杂剂或P型掺杂剂。P型晶体管包括掺杂有P型掺杂剂的掺杂区。第一区A1可以是非掺杂区，或者可以以比第二区S1和D1的浓度更低的浓度掺杂。
第二区S1和D1基本上用作电极或信号线。在晶体管TR中，一个第二区S1可以对应于源极，并且另一第二区D1可以是漏极。图3B示出了由半导体图案形成的连接信号线SCL的一部分。根据一些实施方式，连接信号线SCL可以在平面图中连接到晶体管TR的漏极。
第一绝缘层10可以位于缓冲层BFL上。第一绝缘层10公共地与多个像素PX(参考图3A)重叠并且覆盖半导体图案。第一绝缘层10可以是无机层和/或有机层，并且可以具有单层或多层结构。第一绝缘层10可以包括铝氧化物、钛氧化物、硅氧化物、硅氮氧化物、锆氧化物和铪氧化物中的至少一种。和第一绝缘层10一样，稍后将描述的电路元件层DP-CL的绝缘层可以是无机层和/或有机层，并且可以具有单层或多层结构。
栅极G1位于第一绝缘层10上。栅极G1可以是金属图案的一部分。栅极G1与第一区A1重叠。在掺杂半导体图案的工艺中，栅极G1可以起到掩模的作用。
第二绝缘层20可以位于第一绝缘层10上并且可以覆盖栅极G1。第二绝缘层20公共地与多个像素PX(参考图3A)重叠。上电极UE可以位于第二绝缘层20上。上电极UE可以与栅极G1重叠。上电极UE可以包括多层金属层。根据本申请的一些实施方式，可以省略上电极UE。
第三绝缘层30可以位于第二绝缘层20上并且可以覆盖上电极UE。第一连接电极CNE1可以位于第三绝缘层30上。第一连接电极CNE1可以通过穿过第一绝缘层10至第三绝缘层30的接触孔CNT-1连接到连接信号线SCL。
第四绝缘层40可以位于第三绝缘层30上，并且第五绝缘层50可以位于第四绝缘层40上。第五绝缘层50可以是有机层。第二连接电极CNE2可以位于第五绝缘层50上。第二连接电极CNE2可以通过穿过第四绝缘层40和第五绝缘层50的接触孔CNT-2连接到第一连接电极CNE1。第六绝缘层60可以位于第五绝缘层50上并且可以覆盖第二连接电极CNE2。第六绝缘层60可以是有机层。
有机发光二极管OLED可以位于第六绝缘层60上。第一电极AE可以位于第六绝缘层60上。第一电极AE通过穿过第六绝缘层60的接触孔CNT-3连接到第二连接电极CNE2。在像素限定层PDL中限定开口OP，并且像素限定层PDL的开口OP暴露第一电极AE的至少一部分。像素限定层PDL可以是有机层。
如图3B中所示，显示区域可以包括发光区域PXA和与发光区域PXA相邻的非发光区域NPXA。非发光区域NPXA可以围绕发光区域PXA。根据一些实施方式，发光区域PXA被限定为与第一电极AE的由开口OP暴露的一部分相对应。
空穴控制层HCL可以公共地位于发光区域PXA和非发光区域NPXA中。空穴控制层HCL可以包括空穴传输层并且还可以包括空穴注入层。发光层EML位于空穴控制层HCL上。发光层EML可以位于与开口OP相对应的区域中。也就是说，可以在像素PX(参考图3A)中的每个中分别形成发光层EML。
电子控制层ECL可以位于发光层EML上。电子控制层ECL可以包括电子传输层并且还可以包括电子注入层。空穴控制层HCL和电子控制层ECL可以使用开口掩模公共地形成在多个像素PX(参考图3A)中。
第二电极CE可以位于电子控制层ECL上。第二电极CE具有整体形状，并且可以公共地位于多个像素PX(参考图3A)中。
上绝缘层TFL可以位于显示元件层DP-OLED上，并且可以包括多个薄层。根据一些实施方式，上绝缘层TFL可以包括覆盖层CPL和位于覆盖层CPL上的封装层TFE。覆盖层CPL位于第二电极CE上并且与第二电极CE接触。覆盖层CPL可以包括有机材料。
封装层TFE可以包括第一无机层IOL1、位于第一无机层IOL1上的有机层OL、以及位于有机层OL上的第二无机层IOL2。第一无机层IOL1和第二无机层IOL2保护显示元件层DP-OLED不受湿气/氧气的影响，并且有机层OL保护显示元件层DP-OLED不受诸如灰尘颗粒的杂质的影响。
图4是根据本申请的一些实施方式的显示模块的示意性剖视图。
参考图4，输入感测单元ISU可以位于上绝缘层TFL上。输入感测单元ISU可以位于封装层TFE上。输入感测单元ISU包括第一感测绝缘层TIL1、第一感测导电层TML1、第二感测绝缘层TIL2、第二感测导电层TML2和第三感测绝缘层TIL3。
第一感测绝缘层TIL1可以直接位于封装层TFE上。同时，根据输入感测单元ISU的一些实施方式，可以省略第一感测绝缘层TIL1。
第一感测导电层TML1和第二感测导电层TML2中的每个可以具有单层结构或多层结构。多层导电层可以包括由透明导电层和金属层形成的两个或更多层。多层导电层可以包括包含不同金属的金属层。
作为透明导电层的第一感测导电层TML1和第二感测导电层TML2可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)、铟锡锌氧化物(ITZO)、聚(3,4-乙烯二氧噻吩)(PEDOT)、金属纳米线和石墨烯中的至少一种。作为金属层的第一感测导电层TML1和第二感测导电层TML2可以包括钼、银、钛、铜、铝或其合金。
例如，第一感测导电层TML1和第二感测导电层TML2中的每个可以具有包括钛/铝/钛的三层结构。可以将具有相对高耐久性和低反射率的金属应用于导电层的外层，并且可以将具有高导电性的金属应用于导电层的内层。
第一感测绝缘层TIL1、第二感测绝缘层TIL2和第三感测绝缘层TIL3中的每个可以包括无机层或有机层。根据一些实施方式，第一感测绝缘层TIL1和第二感测绝缘层TIL2中的每个可以包括无机层。无机层可以包括铝氧化物、钛氧化物、硅氧化物、硅氮氧化物、锆氧化物和铪氧化物中的至少一种。第三感测绝缘层TIL3可以包括有机层。有机层可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯类树脂、环氧类树脂、氨基甲酸酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝类树脂中的至少一种。
图5A是根据本申请的一些实施方式的输入感测单元的平面图。图5B是根据本申请的一些实施方式的输入感测单元的一部分的放大平面图。图6A至图6C是根据本申请的一些实施方式的输入感测单元的一部分的放大剖视图。图5B是图5A中所示的区域“AA”的放大视图。图6A示出了沿着图5A中的线I-I'截取的剖视图。图6B示出了沿着图5A中的线II-II'截取的剖视图。图6C示出了沿着图5A中的线III-III'截取的剖视图。
参考图5A，输入感测单元ISU可以划分为有效区域AA-I和与有效区域AA-I相邻的外围区域NAA-I。输入感测单元ISU的有效区域AA-I和外围区域NAA-I可以分别与显示面板DP(参考图3A)的有效区域AA(参考图3A)和外围区域NAA(参考图3A)相对应。
根据一些实施方式，输入感测单元ISU可以包括第一非弯曲区域、弯曲区域和第二非弯曲区域。输入感测单元ISU的第一非弯曲区域、弯曲区域和第二非弯曲区域中的每个可以分别与显示面板DP(参考图3A)的第一非弯曲区域NBA1(参考图3A)、弯曲区域BA(参考图3A)和第二非弯曲区域NBA2(参考图3A)相对应。
根据一些实施方式，输入感测单元ISU可以包括多个感测电极TE1和TE2(也可统称为TE)、分别连接到感测电极TE1和TE2的多条感测配线TL1和TL2、以及包括多个感测焊盘的输入焊盘部分ISU-PD。多条感测配线TL1和TL2的一端可以连接到多个感测电极TE1和TE2，并且其另一端可以连接到位于输入焊盘部分ISU-PD中的多个感测焊盘。
多个感测电极TE1和TE2可以包括第一感测电极TE1和第二感测电极TE2。
第一感测电极TE1可以在第二方向DR2上延伸，可以设置成多行，并且可以布置在第一方向DR1上。第一感测电极TE1可以包括第一感测图案SP1和第一导电图案BP1。第一感测图案SP1可以布置在第二方向DR2上。至少一个第一导电图案BP1可以连接到两个相邻的第一感测图案SP1。根据一些实施方式，第一感测图案SP1和第一导电图案BP1可以通过相同的工艺图案化以具有整体或集成的形状或形式(例如，作为一个内聚体或集成体)。
第二感测电极TE2可以在第一方向DR1上延伸，并且可以设置成多个以布置在第二方向DR2上。第二感测电极TE2可以包括第二感测图案SP2和第二导电图案BP2。第二感测图案SP2可以布置在第一方向DR1上。至少一个第二导电图案BP2可以位于两个相邻的第二感测图案SP2之间。
同时，根据一些实施方式，第一感测电极TE1和第二感测电极TE2中的每个可以包括彼此交叉的多条导电线，并且可以具有其中限定了多个开口的网格形状。
根据一些实施方式，第二导电图案BP2可以包括在参考图4所描述的第一感测导电层TML1中，并且第一感测图案SP1和第二感测图案SP2以及第一导电图案BP1可以包括在参考图4所描述的第二感测导电层TML2中。
多条感测配线TL1和TL2可以包括第一感测配线TL1和第二感测配线TL2。根据一些实施方式，第一感测配线TL1中的每条可以连接到第一感测电极TE1的一端。第二感测配线TL2中的每条可以连接到第二感测电极TE2的一端。图5A示出了第一感测配线TL1连接到第一感测电极TE1的一端，并且第二感测配线TL2连接到第二感测电极TE2的一端，但不限于此。例如，第一感测配线TL1可以连接到第一感测电极TE1的一端和另一端两者。第二感测配线TL2可以连接到第二感测电极TE2的一端和另一端两者。
输入焊盘部分ISU-PD可以定位为与输入感测单元ISU的一端相邻。例如，输入焊盘部分ISU-PD可以定位为与输入感测单元ISU的第二非弯曲区域的一端相邻。多条感测配线TL1和TL2可以连接到输入焊盘部分ISU-PD。上述柔性电路板CF(参考图1B)可以电连接到输入焊盘部分ISU-PD，并且输入感测单元ISU和柔性电路板CF(参考图1B)可以彼此电连接。
然而，本申请不限于此，并且可以在输入感测单元ISU上省略输入焊盘部分ISU-PD。在这种情况下，多条感测配线TL1和TL2可以通过穿过第一感测绝缘层TIL1和第二感测绝缘层TIL2的接触孔连接到位于显示面板DP上的配线和焊盘。因此，感测电极TE1和TE2以及像素PX(参考图3A)可以通过一个柔性电路板CF(参考图1B)连接到主电路板MB(参考图1B)。
多条感测配线TL1和TL2中的至少一些可以包括位于不同层上的多条迹线配线。根据一些实施方式，第一感测配线TL1可以包括位于不同层上的多条第一迹线配线CDL1和多条第二迹线配线CDL2。第一迹线配线CDL1和第二迹线配线CDL2可以位于不同的绝缘层上。一起参考图4和图5A，在根据一些实施方式的输入感测单元ISU中，第一迹线配线CDL1可以包括在第一感测导电层TML1中，并且可以位于第一感测绝缘层TIL1上。第二迹线配线CDL2可以包括在第二感测导电层TML2中，并且可以位于第二感测绝缘层TIL2上。
同时，多个感测电极TE1和TE2可以布置成多行和多列。根据一些实施方式，第一感测电极TE1可以布置成在第一方向DR1上彼此间隔开的多行。第一感测电极TE1可以包括第一行感测电极R1、第二行感测电极R2、第三行感测电极R3和第四行感测电极R4。根据一些实施方式，第一行感测电极R1和第二行感测电极R2可以是在第一方向DR1上彼此相邻定位的感测电极(即，感测电极行)。第三行感测电极R3和第四行感测电极R4可以是在第一方向DR1上彼此相邻定位的感测电极(即，感测电极行)。在本说明书中，两个感测电极行在一个方向上彼此相邻定位的事实可以意味着没有其他感测电极(即，感测电极行)在一个方向上位于两个感测电极行之间。第一感测电极TE1还可以包括定位为与第二行感测电极R2相邻的第a行感测电极Ra和定位为与第四行感测电极R4相邻的第b行感测电极Rb。
根据一些实施方式，多条第一迹线配线CDL1连接到彼此相邻定位的第一行感测电极R1和第二行感测电极R2中的每个。多条第二迹线配线CDL2连接到彼此相邻定位的第三行感测电极R3和第四行感测电极R4中的每个。也就是说，在根据一些实施方式的输入感测单元ISU中，位于同一层上的迹线配线可以连接到彼此相邻定位的感测电极行。第一迹线配线CDL1可以以与第二行感测电极R2相同的方式连接到定位为与第二行感测电极R2相邻的第a行感测电极Ra。此外，第二迹线配线CDL2可以以与第四行感测电极R4相同的方式连接到定位为与第四行感测电极R4相邻的第b行感测电极Rb。
多条第一迹线配线CDL1可以包括第1-1迹线配线CDL11和第1-2迹线配线CDL12。第一迹线配线CDL1还可以包括第1-a迹线配线CDL1a。第1-1迹线配线CDL11可以连接到第一行感测电极R1，并且第1-2迹线配线CDL12可以连接到第二行感测电极R2。第1-a迹线配线CDL1a可以连接到第a行感测电极Ra。
多条第二迹线配线CDL2可以包括第2-1迹线配线CDL21和第2-2迹线配线CDL22。第二迹线配线CDL2还可以包括第2-a迹线配线CDL2a。第2-1迹线配线CDL21可以连接到第三行感测电极R3，并且第2-2迹线配线CDL22可以连接到第四行感测电极R4。第2-a迹线配线CDL2a可以连接到第b行感测电极Rb。
同时，多个感测电极TE1和TE2可以包括在第一方向DR1上依次布置的第一组感测电极TE-G1和第二组感测电极TE-G2。第一组感测电极TE-G1可以包括上述第一行感测电极R1、第二行感测电极R2、第三行感测电极R3、第四行感测电极R4、第a行感测电极Ra和第b行感测电极Rb。第二组感测电极TE-G2可以包括第五行感测电极R5、第六行感测电极R6、第七行感测电极R7和第八行感测电极R8。
根据一些实施方式，第五行感测电极R5和第六行感测电极R6可以是在第一方向DR1上彼此相邻定位的感测电极。第七行感测电极R7和第八行感测电极R8可以是在第一方向DR1上彼此相邻定位的感测电极。第二组感测电极TE-G2还可以包括定位为与第六行感测电极R6相邻的第c行感测电极Rc和定位为与第八行感测电极R8相邻的第d行感测电极Rd。同时，与第七行感测电极R7和第八行感测电极R8相比，第五行感测电极R5和第六行感测电极R6可以是定位为与第一组感测电极TE-G1相邻的感测电极行。
根据一些实施方式，多条第一迹线配线CDL1可以连接到彼此相邻定位的第五行感测电极R5和第六行感测电极R6中的每个。第一迹线配线CDL1可以以与第六行感测电极R6相同的方式连接到定位为与第六行感测电极R6相邻的第c行感测电极Rc。包括在多条第一迹线配线CDL1中的多条第1-b迹线配线CDL1b中的每条可以分别连接到第五行感测电极R5、第六行感测电极R6和第c行感测电极Rc。
根据一些实施方式，多条第二迹线配线CDL2可以连接到彼此相邻定位的第七行感测电极R7和第八行感测电极R8中的每个。第二迹线配线CDL2也可以以与第八行感测电极R8相同的方式连接到定位为与第八行感测电极R8相邻的第d行感测电极Rd。包括在多条第二迹线配线CDL2中的多条第2-b迹线配线CDL2b可以分别连接到第七行感测电极R7、第八行感测电极R8和第d行感测电极Rd。
第一组感测电极TE-G1和第二组感测电极TE-G2中的每个可以包括在第二方向DR2上彼此间隔开的第一侧S1和第二侧S2。第一组感测电极TE-G1和第二组感测电极TE-G2可以具有与第一感测配线TL1连接的不同侧。如图5A中所示，第一感测配线TL1可以连接到第一组感测电极TE-G1的第一侧S1，并且第一感测配线TL1可以连接到第二组感测电极TE-G2的第二侧S2。然而，根据本申请的实施方式不限于此，并且在根据本申请的一些实施方式的输入感测单元ISU中，第一组感测电极TE-G1和第二组感测电极TE-G2的供第一感测配线TL1连接到其的侧可以相同。或者，在其他实施例(未示出)中，第一感测配线TL1可以连接到第一组感测电极TE-G1的第二侧S2，并且第一感测配线TL1可以连接到第二组感测电极TE-G2的第一侧S1。
同时，可以在输入感测单元ISU中限定上配线区域SA1和下配线区域SA2，该上配线区域SA1包括其中多条第一感测配线TL1连接到多个第一感测电极TE1的部分，该下配线区域SA2包括其中多条第一感测配线TL1连接到包括多个感测焊盘的输入焊盘部分ISU-PD的部分。
在上配线区域SA1中，第一迹线配线CDL1的一部分和第二迹线配线CDL2的一部分可以在平面图中彼此交叉。也就是说，第一迹线配线CDL1的部分与第二迹线配线CDL2的部分在其处相交的交点CRP可以设置在上配线区域SA1中。也就是说，其中第一迹线配线CDL1的部分和第二迹线配线CDL2的部分重叠的区域可以设置在上配线区域SA1中。根据例如参考图5A所示的一些实施方式，第1-2迹线配线CDL12和第2-1迹线配线CDL21之间的交点CRP可以设置在上配线区域SA1中，但是根据本公开的实施方式不限于此。
在下配线区域SA2中，第一迹线配线CDL1和第二迹线配线CDL2中的每条可以彼此交替布置。即，在下配线区域SA2中，第二迹线配线CDL2可以位于多条第一迹线配线CDL1之间，并且第一迹线配线CDL1可以位于多条第二迹线配线CDL2之间。在下配线区域SA2中，第一迹线配线CDL1和第二迹线配线CDL2可以在平面图中彼此不重叠。如图5A中所示，第2-1迹线配线CDL21可以位于第1-1迹线配线CDL11和第1-2迹线配线CDL12之间，并且第1-2迹线配线CDL12可以位于第2-1迹线配线CDL21和第2-2迹线配线CDL22之间。第2-2迹线配线CDL22可以位于第1-2迹线配线CDL12和第1-a迹线配线CDL1a之间。第1-a迹线配线CDL1a可以位于第2-2迹线配线CDL22和第2-a迹线配线CDL2a之间。
一起参考图5A和图5B，多个感测焊盘PD1、PD2、PD3、PD4、PD5和PD6可以位于输入焊盘部分ISU-PD上。多个感测焊盘PD1、PD2、PD3、PD4、PD5和PD6可以依次布置在一个方向(例如第二方向DR2)上。多个感测焊盘PD1、PD2、PD3、PD4、PD5和PD6可以包括在第二方向DR2上依次布置的第一感测焊盘PD1、第二感测焊盘PD2、第三感测焊盘PD3、第四感测焊盘PD4、第五感测焊盘PD5和第六感测焊盘PD6。
不同的迹线配线可以连接到多个感测焊盘PD1、PD2、PD3、PD4、PD5和PD6之中的两个相邻感测焊盘。位于不同层上的迹线配线可以连接到多个感测焊盘PD1、PD2、PD3、PD4、PD5和PD6之中的两个相邻感测焊盘。根据一些实施方式，第一迹线配线CDL1的第1-1迹线配线CDL11可以连接到第一感测焊盘PD1，并且第二迹线配线CDL2的第2-1迹线配线CDL21可以连接到第二感测焊盘PD2。第一迹线配线CDL1的第1-2迹线配线CDL12可以连接到第三感测焊盘PD3，第二迹线配线CDL2的第2-2迹线配线CDL22可以连接到第四感测焊盘PD4，第一迹线配线CDL1的第1-a迹线配线CDL1a可以连接到第五感测焊盘PD5，并且第二迹线配线CDL2的第2-a迹线配线CDL2a可以连接到第六感测焊盘PD6。位于不同层上的迹线配线可以连接到两个相邻感测焊盘，并且因此，如上所述，第一迹线配线CDL1和第二迹线配线CDL2可以交替布置在下配线区域SA2中。
一起参考图5A、图6A和图6C，多条第一迹线配线CDL1和多条第二迹线配线CDL2中的每一者可以位于不同的绝缘层上。在根据一些实施方式的输入感测单元ISU中，第一迹线配线CDL1可以包括在第一感测导电层TML1中，并且可以位于第一感测绝缘层TIL1上。第二迹线配线CDL2可以包括在第二感测导电层TML2中，并且可以位于第二感测绝缘层TIL2上。
位于第一感测绝缘层TIL1上的多条第一迹线配线CDL1中的每条的至少一部分可以在平面图中彼此相邻定位。在包括其中多条第一迹线配线CDL1连接到多个第一感测电极TE1的部分的上配线区域SA1中，多条第一迹线配线CDL1中的每条的一部分可以在平面图中彼此相邻定位。如图5A和图6A中所示，连接到第一行感测电极R1的第1-1迹线配线CDL11和连接到第二行感测电极R2的第1-2迹线配线CDL12以及连接到第a行感测电极Ra的第1-a迹线配线CDL1a中的每个可以位于第一感测绝缘层TIL1上，并且可以在平面图中彼此相邻定位。即，在第一方向DR1上，第二迹线配线CDL2可以不位于第1-1迹线配线CDL11、第1-2迹线配线CDL12和第1-a迹线配线CDL1a之间。
位于第二感测绝缘层TIL2上的多条第二迹线配线CDL2中的每条的至少一部分可以在平面图中彼此相邻定位。在包括其中多条第二迹线配线CDL2连接到多个第一感测电极TE1的部分的上配线区域SA1中，多条第二迹线配线CDL2中的每条的一部分可以在平面图中彼此相邻定位。如图5A和图6A中所示，连接到第三行感测电极R3的第2-1迹线配线CDL21、连接到第四行感测电极R4的第2-2迹线配线CDL22以及连接到第b行感测电极Rb的第2-a迹线配线CDL2a中的每条可以位于第二感测绝缘层TIL2上并且可以在平面中彼此相邻定位。也就是说，在第一方向DR1上，第一迹线配线CDL1可以不位于第2-1迹线配线CDL21、第2-2迹线配线CDL22和第2-a迹线配线CDL2a之间。
如图5A和图6C中所示，连接到第五行感测电极R5、第六行感测电极R6和第c行感测电极Rc中的每个的第1-b迹线配线CDL1b可以位于第一感测绝缘层TIL1上，并且可以在平面图中彼此相邻定位。也就是说，在第一方向DR1上，第二迹线配线CDL2可以不位于多条第1-b迹线配线CDL1b之间。
如图5A和图6C中所示，连接到第七行感测电极R7、第八行感测电极R8和第d行感测电极Rd中的每个的第2-b迹线配线CDL2b可以位于第二感测绝缘层TIL2上，并且可以在平面图中彼此相邻定位。也就是说，在第一方向DR1上，第一迹线配线CDL1可以不位于多个第2-b迹线配线CDL2b之间。
一起参考图5A、图5B和图6B，在包括其中迹线配线CDL1和CDL2连接到输入焊盘部分ISU-PD中所包括的多个感测焊盘PD1、PD2、PD3、PD4、PD5和PD6的部分的下配线区域SA2中，第一迹线配线CDL1和第二迹线配线CDL2中的每条可以彼此交替布置。即，如图6B中所示，第1-1迹线配线CDL11、第2-1迹线配线CDL21、第1-2迹线配线CDL12、第2-2迹线配线CDL22、第1-a迹线配线CDL1a和第2-a迹线配线CDL2a可以依次布置在与限定图6B中所示的剖面的第一方向DR1相反的方向上。
在根据一些实施方式的包括在显示装置中的输入感测单元中，限定了包括其中将多条感测配线连接到多个感测焊盘的部分的下配线区域，并且在下配线区域中，布置在不同层上的第一迹线配线和第二迹线配线具有其中它们彼此交替布置的结构。也就是说，在下配线区域中位于不同层上的第一迹线配线和第二迹线配线具有其中它们彼此不重叠的结构。
当第一迹线配线和第二迹线配线位于同一层上时，第一迹线配线和第二迹线配线之间所需的空间可能增加，并且可能需要用于形成配线的较宽区域。在根据本申请的一些实施方式的输入感测单元中，使用其中位于不同层上的第一迹线配线和第二迹线配线彼此交替布置的结构，可以减少配线之间所需的空间，并且因此可以减少用于形成配线的区域的面积。因此，可以减少包括输入感测单元的显示装置的死区。
同时，当第一迹线配线和第二迹线配线具有其中第一迹线配线和第二迹线配线彼此交替的结构(如在根据一些实施方式的输入感测单元中那样)时，在第一迹线配线中出现的错误和在第二迹线配线中出现的错误可能仅应用于特定配线。因此，由于蚀刻误差引起的互电容值的变化也可能仅施加到特定配线，并且因此配线之间的互电容值可能发生偏差。
为了解决根据一些实施方式的包括在显示装置中的输入感测单元中的问题，与下配线区域不同，包括其中多条感测配线连接到多个感测电极的部分的上配线区域具有其中位于同一层上的迹线配线中的一些彼此相邻定位的结构。也就是说，上配线区域可以具有这样的结构，其中，多条第一迹线配线中的至少一些分别连接到彼此相邻定位的相邻感测电极行并且在平面图中彼此相邻定位，并且多条第二迹线配线中的至少一些连接到彼此相邻定位的感测电极行并且在平面图中彼此相邻定位。因此，尽管出现由于在第一迹线配线和第二迹线配线中的每条中出现误差而导致的差异，但是相同类型的迹线配线可以连接到相邻感测电极行，并且因此可以减少配线之间的互电容值的偏差。因此，可以防止或减少输入感测单元的感测特性的劣化，并且可以改善包括根据一些实施方式的输入感测单元的显示装置的可靠性。
图7是根据本申请的一些实施方式的输入感测单元的平面图。图8A和图8B是根据本申请的一些实施方式的输入感测单元的一部分的放大剖视图。图8A示出了沿着图7中所示的线IV-IV'截取的剖视图。图8B示出了沿着图7中所示的线V-V'截取的剖视图。图7、图8A和图8B示出了可能不同于参考图5A等所示的实施方式的输入感测单元ISU的、一些实施方式的输入感测单元ISU-1。在下文中，在参考图7、图8A和图8B描述根据一些实施方式的输入感测单元ISU-1时，对与上述那些相同的部件给予相同的附图标记，并且可以省略一些详细描述。
参考图7、图8A和图8B，在根据一些实施方式的输入感测单元ISU-1中，连接到第一组感测电极TE-G1的第一迹线配线和第二迹线配线的连接顺序与连接到第二组感测电极TE-G2的第一迹线配线和第二迹线配线的连接顺序可以不同。
具体地，在第一组感测电极TE-G1中，彼此相邻定位的第一行感测电极R1、第二行感测电极R2和第a行感测电极Ra可以分别连接到多条第一迹线配线CDL11'、CDL12'和CDL1a'，并且彼此相邻定位的第三行感测电极R3、第四行感测电极R4和第b行感测电极Rb可以分别连接到多条第二迹线配线CDL21'、CDL22'和CDL2a'。也就是说，第一迹线配线CDL11'、CDL12'和CDL1a'可以各自连接到在第一方向DR1上位于上方的第一行感测电极R1、第二行感测电极R2和第a行感测电极Ra中的每个，并且多条第二迹线配线CDL21'、CDL22'和CDL2a'可以各自连接到在第一方向DR1上位于下方的第三行感测电极R3、第四行感测电极R4和第b行感测电极Rb中的每个。
与第一组感测电极TE-G1不同，在第二组感测电极TE-G2中，多条第二迹线配线CDL2b'可以连接到更靠近第一组感测电极TE-G1的第五行感测电极R5、第六行感测电极R6和第c行感测电极Rc中的每个，并且多条第一迹线配线CDL1b'可以连接到远离第一组感测电极TE-G1的第七行感测电极R7、第八行感测电极R8和第d行感测电极Rd中的每个。也就是说，第二迹线配线CDL2b'可以连接到在第一方向DR1上位于上方的第五行感测电极R5、第六行感测电极R6和第c行感测电极Rc中的每个，并且多条第一迹线配线CDL1b'可以连接到在第一方向DR1上位于下方的第七行感测电极R7、第八行感测电极R8和第d行感测电极Rd中的每个。
图9是根据本申请的一些实施方式的输入感测单元的平面图。图10A和图10B是根据本申请的一些实施方式的输入感测单元的一部分的放大剖视图。图10A是沿着图9中所示的线VI-VI'截取的剖视图。
图10B示出了沿着图9中所示的线VII-VII'截取的剖视图。图9、图10A和图10B示出了不同于图5A等中所示的输入感测单元ISU的、根据一些实施方式的输入感测单元ISU-2。在下文中，在参考图9、图10A和图10B描述根据一些实施方式的输入感测单元ISU-2时，对与上述那些相同的部件给予相同的附图标记，并且省略了详细描述。
一起参考图9、图10A和图10B，在根据一些实施方式的输入感测单元ISU-2中，第一迹线配线和第二迹线配线可以连接到相邻行，并且连接到相邻行的同层配线可以按照单元交替布置。
一起参考图9、图10A和图10B，在根据一些实施方式的输入感测单元ISU-2中，第一迹线配线和第二迹线配线可以连接到相邻行，并且连接到相邻行的同层配线可以作为单元交替布置。
具体地，在第一组感测电极TE-G1中，第一迹线配线CDL11”和CDL12”可以连接到彼此相邻定位的第一行感测电极R1'和第二行感测电极R2'中的每个，并且第二迹线配线CDL21”和CDL22”可以连接到彼此相邻定位的第三行感测电极R3'和第四行感测电极R4'中的每个。然后，第一迹线配线CDL1a”和CDL1c”可以再次连接到定位为与第四行感测电极R4'相邻的第a行感测电极Ra'和第b行感测电极Rb'中的每个。
在第二组感测电极TE-G2中，第二迹线配线CDL2b”可以连接到彼此相邻定位的第五行感测电极R5'和第六行感测电极R6'中的每个，并且第一迹线配线CDL1b”可以连接到彼此相邻定位的第七行感测电极R7'和第八行感测电极R8'中的每个。然后，第二迹线配线CDL2c”可以再次连接到定位为与第八行感测电极R8'相邻的第c行感测电极Rc'和第d行感测电极Rd'中的每个。
图11是根据本申请的一些实施方式的输入感测单元的平面图。图12A和图12B是根据本申请的一些实施方式的输入感测单元的一部分的放大剖视图。图12A示出了沿着图11中所示的线VIII-VIII'截取的剖面。图12B示出了沿着图11中所示的线IX-IX'截取的剖视图。图11、图12A和图12B示出了与图5A等中所示的一些实施方式的输入感测单元ISU不同的、一些实施方式的输入感测单元ISU-3。在下文中，在参考图11、图12A和图12B描述根据一些实施方式的输入感测单元ISU-3时，对与上述那些相同的部件给予相同的附图标记，并且可以省略一些详细描述。
参考图11、图12A和图12B，根据一些实施方式的输入感测单元ISU-3可以具有这样的结构，其中，第一迹线配线连接到第一组感测电极TE-G1，并且第二迹线配线连接到第二组感测电极TE-G2。
具体地，在第一组感测电极TE-G1中，多条第一迹线配线CDL11”'、CDL12”'和CDL1a”'可以连接到彼此相邻定位的第一行感测电极R1、第二行感测电极R2和第a行感测电极Ra中的每个，并且多条第一迹线配线CDL1b”'也可以连接到彼此相邻定位的第三行感测电极R3、第四行感测电极R4和第b行感测电极Rb中的每个。在第二组感测电极TE-G2中，多条第二迹线配线CDL21”'、CDL22”'和CDL2a”'可以连接到彼此相邻定位的第五行感测电极R5、第六行感测电极R6和第c行感测电极Rc中的每个，并且多条第二迹线配线CDL2b”'可以连接到彼此相邻定位的第七行感测电极R7、第八行感测电极R8和第d行感测电极Rd中的每个。
同时，在连接有多条第一迹线配线CDL11”'、CDL12”'、CDL1a”'和CDL1b”'的多行感测电极R1、R2、Ra、R3、R4和Rb之中，多条第一迹线配线CDL11”'、CDL12”'和CDL1a”'可以连接到第一行感测电极R1、第二行感测电极R2和第a行感测电极Ra中的每个的左侧以向下延伸，并且多条第一迹线配线CDL1b”'可以连接到第三行感测电极R3、第四行感测电极R4和第b行感测电极Rb中的每个的右侧以向下延伸。此外，在连接有多条第二迹线配线CDL21”'、CDL22”'、CDL2a”'和CDL2b”'的多行感测电极R5、R6、Rc、R7、R8和Rd之中，多条第二迹线配线CDL21”'、CDL22”'和CDL2a”'可以连接到第五行感测电极R5、第六行感测电极R6和第c行感测电极Rc中的每个的左侧以向下延伸，并且多条第二迹线配线CDL2b”'可以连接到第七行感测电极R7、第八行感测电极R8和第d行感测电极Rd中的每个的右侧以向下延伸。因此，第一迹线配线CDL11”'、CDL12”'、CDL1a”'和CDL1b”'可以连接到第一组感测电极TE-G1，并且第二迹线配线CDL21”'、CDL22”'、CDL2a”'和CDL2b”'可以连接到第二组感测电极TE-G2；然而，在下配线区域SA2(图5A)中，第一迹线配线CDL11”'、CDL12”'、CDL1a”'和CDL1b”'与第二迹线配线CDL21”'、CDL22”'、CDL2a”'和CDL2b”'可以彼此交替布置。
在根据本申请的一些实施方式的显示装置中，可以减少配线之间的互电容值的偏差。因此，可以防止或减少输入感测单元的感测特性的劣化，并且可以改善包括根据一些实施方式的输入感测单元的显示装置的可靠性。
尽管上面描述了实施方式，但是本领域技术人员可以理解，在没有背离所附权利要求中限定的本申请的精神和范围的情况下，可以进行许多修改和变化。因此，本申请的示例性实施方式应当在所有方面被认为是说明性的而不是限制性的，本申请的精神和范围由所附权利要求及其等同物来指示。

Claims (10)

1.一种显示装置，其特征在于，包括：
显示面板，具有显示区域和非显示区域；以及
输入感测单元，在所述显示面板上，
其中，所述输入感测单元包括：
多个感测焊盘，在与所述非显示区域重叠的焊盘区域中；
多个感测电极，与所述显示区域重叠并且布置为多行和多列；以及
多条感测配线，连接所述多个感测焊盘和所述多个感测电极中的相应一对，
其中，所述多条感测配线包括在不同层上的多条第一迹线配线和多条第二迹线配线，
其中，所述多个感测电极包括在第一方向上彼此相邻的第一行感测电极和第二行感测电极以及在所述第一方向上彼此相邻的第三行感测电极和第四行感测电极，
其中，所述第一行感测电极和所述第二行感测电极中的每个连接到所述多条第一迹线配线中的相应一条，以及
其中，所述第三行感测电极和所述第四行感测电极中的每个连接到所述多条第二迹线配线中的相应一条。
2.根据权利要求1所述的显示装置，其特征在于，所述多条第一迹线配线中的每条连接到所述多个感测焊盘之中的第一感测焊盘中的相应一个，以及
其中，所述多条第二迹线配线中的每条连接到所述多个感测焊盘之中的与所述第一感测焊盘相邻的第二感测焊盘中的相应一个。
3.根据权利要求1所述的显示装置，其特征在于，所述输入感测单元还包括：
第一感测绝缘层，直接在所述显示面板上；
第二感测绝缘层，在所述第一感测绝缘层上；以及
第三感测绝缘层，在所述第二感测绝缘层上，
其中，所述多条第一迹线配线在所述第一感测绝缘层上，以及
其中，所述多条第二迹线配线在所述第二感测绝缘层上。
4.根据权利要求1所述的显示装置，其特征在于，所述显示面板包括：
基础层；
电路元件层，在所述基础层上并且包括多个绝缘层；
显示元件层，在所述电路元件层上并且包括像素限定层和发光元件；以及
封装层，在所述显示元件层上并且覆盖所述发光元件，以及
其中，所述输入感测单元直接在所述封装层上。
5.根据权利要求1所述的显示装置，其特征在于，所述多条第一迹线配线包括连接到所述第一行感测电极的第1-1迹线配线以及连接到所述第二行感测电极的第1-2迹线配线，以及
其中，所述多条第二迹线配线包括连接到所述第三行感测电极的第2-1迹线配线以及连接到所述第四行感测电极的第2-2迹线配线。
6.根据权利要求5所述的显示装置，其特征在于，所述多个感测焊盘包括沿着一个方向依次布置的第一感测焊盘、第二感测焊盘、第三感测焊盘和第四感测焊盘，
其中，所述第1-1迹线配线连接到所述第一感测焊盘，
其中，所述第2-1迹线配线连接到所述第二感测焊盘，
其中，所述第1-2迹线配线连接到所述第三感测焊盘，以及
其中，所述第2-2迹线配线连接到所述第四感测焊盘。
7.根据权利要求1所述的显示装置，其特征在于，所述多个感测电极包括：
第一组感测电极，包括所述第一行感测电极、所述第二行感测电极、所述第三行感测电极和所述第四行感测电极；以及
第二组感测电极，在所述第一方向上与所述第一组感测电极间隔开，并且包括在所述第一方向上彼此相邻的第五行感测电极和第六行感测电极以及在所述第一方向上彼此相邻的第七行感测电极和第八行感测电极。
8.根据权利要求7所述的显示装置，其特征在于，所述第一组感测电极和所述第二组感测电极中的每个包括在与所述第一方向相交的第二方向上彼此间隔开的第一侧和第二侧，以及
其中，所述多条感测配线连接到所述第一组感测电极的所述第一侧并且连接到所述第二组感测电极的所述第二侧。
9.一种显示装置，其特征在于，包括：
显示面板，具有显示区域和非显示区域；以及
输入感测单元，在所述显示面板上，
其中，所述输入感测单元包括：
多个感测焊盘，在与所述非显示区域重叠的焊盘区域中；
多个感测电极，与所述显示区域重叠并且布置为多行和多列；以及
多条感测配线，连接所述多个感测焊盘和所述多个感测电极中的相应一对，
其中，所述多条感测配线包括在不同层上的多条第一迹线配线和多条第二迹线配线，
其中，所述多条第一迹线配线中的每条连接到所述多个感测焊盘之中的第一感测焊盘中的相应一个，
其中，所述多条第二迹线配线中的每条连接到所述多个感测焊盘之中的与所述第一感测焊盘相邻的第二感测焊盘中的相应一个，
其中，所述多个感测电极包括在第一方向上彼此相邻的第一行感测电极和第二行感测电极，以及
其中，所述第一行感测电极和所述第二行感测电极中的每个连接到所述多条第一迹线配线中的相应一条。
10.一种显示装置，其特征在于，包括：
显示面板，具有显示区域和非显示区域；以及
输入感测单元，在所述显示面板上，
其中，所述输入感测单元包括：
多个感测焊盘，在与所述非显示区域重叠的焊盘区域中；
多个感测电极，与所述显示区域重叠并且布置为多行和多列；以及
多条感测配线，连接所述多个感测焊盘和所述多个感测电极中的相应一对，
其中，所述多条感测配线包括在不同层上的多条第一迹线配线和多条第二迹线配线，
其中，所述输入感测单元包括下配线区域，所述下配线区域包括其中所述多条感测配线中的每条连接到所述多个感测焊盘中的相应一个的部分，并且所述输入感测单元还包括上配线区域，所述上配线区域包括其中所述多条感测配线中的每条连接到所述多个感测电极中的相应一个的部分，
其中，在所述下配线区域中，所述多条第一迹线配线和所述多条第二迹线配线彼此交替布置，以及
其中，在所述上配线区域中，所述多条第一迹线配线和所述多条第二迹线配线中的一些彼此交叉。
CN202321010382.7U 2022-05-02 2023-04-28 显示装置 Active CN220326173U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0054420 2022-05-02
KR1020220054420A KR20230155063A (ko) 2022-05-02 2022-05-02 표시장치

Publications (1)

Publication Number Publication Date
CN220326173U true CN220326173U (zh) 2024-01-09

Family

ID=88513039

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310478596.5A Pending CN116997213A (zh) 2022-05-02 2023-04-28 显示装置
CN202321010382.7U Active CN220326173U (zh) 2022-05-02 2023-04-28 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310478596.5A Pending CN116997213A (zh) 2022-05-02 2023-04-28 显示装置

Country Status (3)

Country Link
US (1) US20230350518A1 (zh)
KR (1) KR20230155063A (zh)
CN (2) CN116997213A (zh)

Also Published As

Publication number Publication date
CN116997213A (zh) 2023-11-03
KR20230155063A (ko) 2023-11-10
US20230350518A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US10418425B2 (en) Organic light emitting display module and organic light emitting display device having the same
KR102607379B1 (ko) 표시 장치 및 이의 제조 방법
US11194432B2 (en) Display device
CN110580109A (zh) 触摸传感器和显示装置
US20220229508A1 (en) Input sensing unit and display apparatus including the same
US11914824B2 (en) Input sensing unit and display device having the same
CN114429973A (zh) 显示装置
KR102635524B1 (ko) 표시장치 및 이의 제조 방법
US11687201B2 (en) Electronic apparatus including a display panel
CN220326173U (zh) 显示装置
KR20210005368A (ko) 표시장치
CN218388534U (zh) 输入感测面板和显示装置
TWI828751B (zh) 輸入感測單元及包含其之顯示裝置
US20220236830A1 (en) Circuit board and a display device having the same
US20230393696A1 (en) Display device
CN220383490U (zh) 显示设备
EP3869308B1 (en) Input sensing unit and electronic device including the same
US20230418399A1 (en) Display device and manufacturing method of the same
CN117850630A (zh) 输入传感器和电子装置
KR20230026595A (ko) 표시 장치
KR20240049760A (ko) 입력센서 및 이를 포함하는 전자장치
CN117651454A (zh) 电子设备
KR20240000683A (ko) 표시장치
CN113394254A (zh) 显示装置
KR20240011919A (ko) 표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant