CN220172113U - 半导体器件及半导体模块 - Google Patents
半导体器件及半导体模块 Download PDFInfo
- Publication number
- CN220172113U CN220172113U CN202321690183.5U CN202321690183U CN220172113U CN 220172113 U CN220172113 U CN 220172113U CN 202321690183 U CN202321690183 U CN 202321690183U CN 220172113 U CN220172113 U CN 220172113U
- Authority
- CN
- China
- Prior art keywords
- main body
- semiconductor device
- sidewall
- body part
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 230000017525 heat dissipation Effects 0.000 claims abstract description 24
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 5
- 229920006336 epoxy molding compound Polymers 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Abstract
本申请实施例涉及器件封装技术领域,公开了一种半导体器件及半导体模块。其中的半导体器件包括引线框架、芯片及塑封体;引线框架包括主体部,以及相对设置在主体部两端的电极与散热部,主体部与散热部的连接处设置有自表面向内凹陷的锁模结构;芯片设置在主体部上,并与电极位于主体部的同一侧;塑封体包覆在主体部设置有芯片的一侧,并将电极与主体部的连接处包裹在内,塑封体延伸至主体部与散热部的连接处,并填充在锁模结构内。本申请实施例提供的半导体器件及半导体模块,能够确保半导体器件的防水性。
Description
技术领域
本申请实施例涉及器件封装技术领域,特别涉及一种半导体器件及半导体模块。
背景技术
随着集成电路技术的不断发展,半导体器件的需求也在不断提升。通过在模块中集成不同的半导体器件,可以实现不同的电路功能。半导体器件通常由芯片、塑封材料、金丝或者铝丝、引线框架等组装而成。其中,依据封装形式的不同,半导体器件又分为不同类型。
对于半导体器件来说,封装效果的好坏严重影响着工作性能。特别是在一些工况环境复杂的条件下应用半导体器件,需要使半导体器件的防水性能够满足一定要求。因此,如何确保半导体器件的防水性,是一个重要的问题。
实用新型内容
本申请实施方式的目的在于提供一种半导体器件及半导体模块,能够确保半导体器件的防水性。
为解决上述技术问题,本申请的实施方式提供了一种半导体器件,半导体器件包括引线框架、芯片及塑封体;引线框架包括主体部,以及相对设置在主体部两端的电极与散热部,主体部与散热部的连接处设置有自表面向内凹陷的锁模结构;芯片设置在主体部上,并与电极位于主体部的同一侧;塑封体包覆在主体部设置有芯片的一侧,并将电极与主体部的连接处包裹在内,塑封体延伸至主体部与散热部的连接处,并填充在锁模结构内。
本申请的实施方式还提供了一种半导体模块,半导体模块包括上述的半导体器件。
本申请的实施方式提供的半导体器件及半导体模块,通过增加锁模结构,使得产品在塑封时塑封体与引线框架颈部能够紧密结合,这样就对引线框架颈部位置进行了锁住以及保护,保证了塑封体与颈部位置之间的结合性。从而避免封装后的半导体器件轻易出现分层现象,进而避免水汽轻易沿着颈部侵入半导体器件产品内部,以确保半导体器件的防水性。
在一些实施方式中,主体部呈板状设置,凹陷结构包括主体部与散热部的连接处设置的通孔。
在一些实施方式中,通孔有两个,两个通孔对称设置在主体部与散热部的连接处。
在一些实施方式中,锁模结构还包括主体部与散热部的连接处设置的缺口。
在一些实施方式中,主体部的一侧设置有凹槽,凹槽位于主体部设置有芯片的一侧。
在一些实施方式中,凹槽相较于芯片更加靠近缺口。
在一些实施方式中,凹槽的延伸方向平行于缺口的朝向。
在一些实施方式中,凹槽包括底壁和与底壁相接的第一侧壁,第一侧壁与底壁之间的夹角小于90度。
在一些实施方式中,凹槽还包括与第一侧壁相接的第二侧壁,以及与第二侧壁相接的第三侧壁,第二侧壁平行于底壁设置,第三侧壁垂直于第二侧壁设置。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1是本申请一些实施例提供的半导体器件的主视结构示意图;
图2是本申请一些实施例提供的半导体器件的侧视结构示意图;
图3是图2中A处的放大结构示意图;
图4是本申请一些实施例提供的半导体器件的后视结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合附图对本申请的各实施方式进行详细的阐述。然而,本领域的普通技术人员可以理解,在本申请各实施方式中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便,不应对本申请的具体实现方式构成任何限定,各个实施例在不矛盾的前提下可以相互结合相互引用。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同;本文中所使用的术语只是为了描述具体的实施例的目的,不是旨在限制本申请;本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排他的包含。
在本申请实施例的描述中,技术术语“第一”“第二”等仅用于区别不同对象,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量、特定顺序或主次关系。在本申请实施例的描述中,“多个”的含义是两个以上,除非另有明确具体的限定。
在本申请实施例的描述中,术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
在本申请实施例的描述中,除非另有明确的规定和限定,技术术语“安装”“相连”“连接”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;也可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请实施例中的具体含义。
一些半导体器件产品,如直插功率器件产品对水汽较为敏感。因此,通常要求半导体器件具备较好的防水性。尤其是一些半导体器件在客户端应用时,过一次SMT(SurfaceMount Technology,表面贴装技术),需要满足MSL3(Moisture Sensitivity Level,湿度敏感性等级)级别。而现有直插功率器件产品,在可靠性试验中容易出现分层现象,水汽容易沿着颈部侵入产品内部。因此,改善颈部结构有利于改善产品的防水汽的能力,提升产品的品质与可靠性。
通常情况下,半导体器件的四个边,其中左右侧边和底边三个边的铜金属框架都是被塑封料包封住的,只有颈部上边是半包封状态,因此颈部是塑封料包裹力最弱的一个边,颈部位置最易进入水汽,易发生分层。
本申请一些实施例提出了一种带有锁孔结构引线框架的半导体器件产品,通过“增加锁孔结构”,使得产品在塑封时EMC(Epoxy Molding Compound,环氧树脂模塑料)与引线框架颈部能够紧密结合,这样就对引线框架颈部位置进行了锁住以及保护,保证了EMC与颈部位置之间的结合性。从而避免封装后的半导体器件轻易出现分层现象,进而避免水汽轻易沿着颈部侵入半导体器件产品内部,以确保半导体器件的防水性。
下面结合图1至图4,说明本申请一些实施例提供的半导体器件结构。
如图1至图4所示,本申请一些实施例提供的半导体器件结构包括引线框架11、芯片12及塑封体13;引线框架11包括主体部111,以及相对设置在主体部111两端的电极112与散热部113,主体部111与散热部113的连接处设置有自表面向内凹陷的锁模结构;芯片12,设置在主体部111上,并与电极112位于主体部111的同一侧;塑封体13,包覆在主体部111设置有芯片12的一侧,并将电极112与主体部111的连接处包裹在内,塑封体13延伸至主体部111与散热部113的连接处,并填充在锁模结构内。
主体部111为引线框架11的主要部分,也可以称为基体,能够为其他零部件提供安装固定基础。电极112与散热部113相对设置在主体部111的两端,电极112可以起到与外部电路板等部件进行电连接的作用,而散热部113则可以将半导体器件工作时产生的热量及时传递至外界。散热部113可以与主体部111一体成型,也可以与主体部111分体设置。
锁模结构即主体部111与散热部113的连接处设置的凹陷结构,能够在塑封时为塑封材料提供容纳空间。从而使塑封体13与引线框架11颈部位置处的结合面呈现为非平整表面,提高塑封体13与引线框架11之间的结合强度。
本申请一些实施例提供的半导体器件,通过增加锁模结构,使得产品在塑封时塑封体13与引线框架11颈部能够紧密结合,这样就对引线框架11颈部位置进行了锁住以及保护,保证了塑封体13与颈部位置之间的结合性。从而避免封装后的半导体器件轻易出现分层现象,进而避免水汽轻易沿着颈部侵入半导体器件产品内部,以确保半导体器件的防水性。
如图1所示,主体部111可以呈板状设置,锁模结构包括主体部111与散热部113的连接处设置的通孔14。
也就是说,可以在引线框架颈部位置处设置通孔14来实现锁模,使得塑封材料的一部分可以进入通孔14内。从而通过锁扣结构使塑封材料稳固地保持在引线框架上。
另外,通孔14可以有两个,两个通孔14对称设置在主体部111与散热部113的连接处。
这样,通过对称设置的两个通孔14,可以从主体部111与散热部113的连接处的两个不同位置处起到加强紧密连接的作用,确保塑封体13能够牢牢固定在主体部111上。
如图1所示,锁模结构还可以包括主体部111与散热部113的连接处设置的缺口16。
也就是说,主体部111的厚度较薄,芯片12设置在主体部111面积较大的表面上。而缺口16所形成的凹陷结构则可以加强塑封体13在主体部111与散热部113的连接处的连接强度。
在一些实施例中,主体部111的一侧可以设置有凹槽15,凹槽15位于主体部111设置有芯片12的一侧。
凹槽15同样可以在塑封时为塑封材料提供容纳空间,与缺口16不同的是,凹槽15可以设置在主体部111面积较大的表面上,即与芯片12位于主体部111的同一侧。这样,塑封体13在包覆芯片12的同时,可以部分填充在凹槽15内。从而与缺口16处填充的部分塑封体13配合,一起加强塑封体13在主体部111上的连接紧密性。
如图2和图3所示,凹槽15相较于芯片12可以更加靠近缺口16。
即在图2中所示情形中,凹槽15位于芯片12的上方,有利于在引线框架11颈部位置处加强塑封体13的连接紧密性。
另外,可以使凹槽15的延伸方向平行于缺口16的朝向。
实际情形中,也可以使凹槽15的延伸方向与缺口16的朝向保持交叉状态。还可以使凹槽15的两端贯通,这样,有利于塑封材料填充时保持不间断的状态,使得塑封体13整体的结构强度得到加强。
在一些实施例中,凹槽15可以设计成燕尾槽,即凹槽15包括底壁151和与底壁151相接的第一侧壁152,第一侧壁152与底壁151之间的夹角小于90度。
这样,可以有效防止塑封体13沿垂直于主体部111的方向从主体部111上脱离。
另外,凹槽15还可以包括与第一侧壁152相接的第二侧壁153,以及与第二侧壁153相接的第三侧壁154,第二侧壁153平行于底壁151设置,第三侧壁154垂直于第二侧壁153设置。
也就是说,凹槽15除了燕尾槽部分,还可以形成普通的矩形槽,以为塑封材料的填充提供更多容纳空间,有利于提高塑封体13的连接紧密性。
如图4所示,可以使塑封体13的边缘与散热部113邻近缺口16的边缘齐平设置。
这样,可以确保半导体器件边缘处的平整性,有效避免出现水汽堆积的情况。
本申请一些实施例还提供了一种半导体模块,半导体模块包括上述的半导体器件。
通过综合在引线框架颈部位置增加锁孔,半导体器件组装工艺、低应力EMC模封技术,并充分利用现有的封装生产线设备和BOM(Bill of Material,物料清单),可以在不增加产品成本的情况下对提升产品湿敏级等关键性能。
本领域的普通技术人员可以理解,上述各实施方式是实现本申请的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本申请的精神和范围。
Claims (10)
1.一种半导体器件,其特征在于,包括:
引线框架,包括主体部,以及相对设置在所述主体部两端的电极与散热部,所述主体部与所述散热部的连接处设置有自表面向内凹陷的锁模结构;
芯片,设置在所述主体部上,并与所述电极位于所述主体部的同一侧;
塑封体,包覆在所述主体部设置有所述芯片的一侧,并将所述电极与所述主体部的连接处包裹在内,所述塑封体延伸至所述主体部与所述散热部的连接处,并填充在所述锁模结构内。
2.根据权利要求1所述的半导体器件,其特征在于,所述主体部呈板状设置,所述锁模结构包括所述主体部与所述散热部的连接处设置的通孔。
3.根据权利要求2所述的半导体器件,其特征在于,所述通孔有两个,两个所述通孔对称设置在所述主体部与所述散热部的连接处。
4.根据权利要求2所述的半导体器件,其特征在于,所述锁模结构还包括所述主体部与所述散热部的连接处设置的缺口。
5.根据权利要求4所述的半导体器件,其特征在于,所述主体部的一侧设置有凹槽,所述凹槽位于所述主体部设置有所述芯片的一侧。
6.根据权利要求5所述的半导体器件,其特征在于,所述凹槽相较于所述芯片更加靠近所述缺口。
7.根据权利要求5所述的半导体器件,其特征在于,所述凹槽的延伸方向平行于所述缺口的朝向。
8.根据权利要求5所述的半导体器件,其特征在于,所述凹槽包括底壁和与所述底壁相接的第一侧壁,所述第一侧壁与所述底壁之间的夹角小于90度。
9.根据权利要求8所述的半导体器件,其特征在于,所述凹槽还包括与所述第一侧壁相接的第二侧壁,以及与所述第二侧壁相接的第三侧壁,所述第二侧壁平行于所述底壁设置,所述第三侧壁垂直于所述第二侧壁设置。
10.一种半导体模块,其特征在于,包括权利要求1至9任一项所述的半导体器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321690183.5U CN220172113U (zh) | 2023-06-30 | 2023-06-30 | 半导体器件及半导体模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321690183.5U CN220172113U (zh) | 2023-06-30 | 2023-06-30 | 半导体器件及半导体模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220172113U true CN220172113U (zh) | 2023-12-12 |
Family
ID=89063270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321690183.5U Active CN220172113U (zh) | 2023-06-30 | 2023-06-30 | 半导体器件及半导体模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220172113U (zh) |
-
2023
- 2023-06-30 CN CN202321690183.5U patent/CN220172113U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9848518B2 (en) | Integrated power module packaging structure | |
US6630726B1 (en) | Power semiconductor package with strap | |
EP1881530B1 (en) | Power semiconductor apparatus | |
US8106498B2 (en) | Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof | |
KR101065543B1 (ko) | 전장품 유닛 | |
US20070096293A1 (en) | Package device with electromagnetic interference shield | |
US8564125B2 (en) | Integrated circuit packaging system with embedded thermal heat shield and method of manufacture thereof | |
US10314178B2 (en) | Package module | |
JP7429935B2 (ja) | 電力変換装置及び車両 | |
US20080073779A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
CN110808240A (zh) | 层叠封装结构及其制造方法 | |
US7710735B2 (en) | Multichip package system | |
CN220172113U (zh) | 半导体器件及半导体模块 | |
US7566953B2 (en) | Leadframe designs for plastic overmold packages | |
JP2023535473A (ja) | パワーモジュール、作製金型、及び装置 | |
CN210722994U (zh) | 电子元件的封装结构 | |
CN115939099A (zh) | 多芯片封装结构及封装方法 | |
CN220172118U (zh) | 防分层引线框架、半导体封装器件及半导体模块 | |
CN210743941U (zh) | 层叠封装结构 | |
CN113707623A (zh) | 芯片封装组件、电子设备及芯片封装组件的制作方法 | |
CN220324447U (zh) | 半导体功率器件及半导体模块 | |
CN214481981U (zh) | 电源封装结构 | |
CN220172120U (zh) | 载片引线框架、半导体功率器件及功率模块 | |
CN219658526U (zh) | 磁性元件的组装结构 | |
CN217788384U (zh) | 半嵌入安装式芯片的封装体以及电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |