CN220156404U - 一种适用于开关电源芯片的低压电源产生电路 - Google Patents
一种适用于开关电源芯片的低压电源产生电路 Download PDFInfo
- Publication number
- CN220156404U CN220156404U CN202321323547.6U CN202321323547U CN220156404U CN 220156404 U CN220156404 U CN 220156404U CN 202321323547 U CN202321323547 U CN 202321323547U CN 220156404 U CN220156404 U CN 220156404U
- Authority
- CN
- China
- Prior art keywords
- power supply
- nmos tube
- tube
- voltage
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010248 power generation Methods 0.000 claims abstract description 27
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000002910 structure generation Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本实用新型涉及集成电路设计技术领域，公开了一种适用于开关电源芯片的低压电源产生电路。本实用新型包括电压输入单元、稳压单元、电流反馈单元和过压保护单元，其中电压输入单元包括成电流镜结构的第一PMOS管和第二PMOS管；稳压单元包括与所述第二PMOS管相连接的第一NMOS管，所述第一NMOS管连接有第二NMOS管；电流反馈单元包括与所述第二NMOS管相连接的第三NMOS管，以及成电流镜结构的第三PMOS管和第四PMOS管；过压保护单元包括与所述第二NMOS管相连接的第四NMOS管，所述第四NMOS管与第五NMOS管串联，以及与第三NMOS管相连的第六NMOS管。提供一种低压电源产生电路，其占用较少的版图面积，输出精度较高的电源电压VDD，实现与LDO结构相近的精确度的同时具有更好的经济效益。
Description
技术领域
本实用新型涉及集成电路设计技术领域，特别是涉及一种适用于开关电源芯片的低压电源产生电路。
背景技术
部分开关电源芯片(如AC-DC芯片、DC-DC芯片和PFC芯片等)的外部总电源电压为十几伏甚至几十伏，通常在芯片内部需要一个电源转换模块。低压电源产生电路将芯片外部的高压电源转换为内部低压电源，为带隙基准、比较器和运算放大器等模块提供低压电源。
提供稳定电源电压的方法有两种，其一是采用低压差线性稳压器(Low DropoutRegulator,LDO)，如附图1所示；其二是利用齐纳二极管(ZENER)等器件的稳压特性产生稳定的电压，如附图2所示。采用LDO结构的低压电源产生电路具有非常稳定的VDD电压，适用于高精度要求的开关电源芯片中。但LDO结构包含尺寸较大的功率管和误差放大器，不仅占用了较大的芯片面积，还产生大量功耗，不利于芯片整体转换效率的提升。且LDO结构需要关注环路的稳定性，并对其进行补偿，进一步增加了设计难度。利用齐纳二极管(ZENER)等器件的稳压特性产生稳定的电压，ZENER结构的低压电源产生电路不需要运算放大器和分压电阻，可以显著的节省芯片的版图面积。但ZENER结构产生的低压电源精确度较差。
实用新型内容
本部分的目的在于概述本实用新型的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和实用新型名称中可能会做些简化或省略以避免使本部分、说明书摘要和实用新型名称的目的模糊，而这种简化或省略不能用于限制本实用新型的范围。
鉴于上述和/或现有的中存在的问题，提出了本实用新型。
因此，本实用新型所要解决的问题在于LDO结构的低压电源产生电路占用了较大的芯片面积且产生大量功耗，以及ZENER结构产生的低压电源精确度较差。
为解决上述技术问题，本实用新型提供如下技术方案：一种适用于开关电源芯片的低压电源产生电路，包括电压输入单元、稳压单元、电流反馈单元和过压保护单元，其中电压输入单元包括成电流镜结构的第一PMOS管和第二PMOS管；稳压单元包括与所述第二PMOS管相连接的第一NMOS管，所述第一NMOS管连接有第二NMOS管；电流反馈单元包括与所述第二NMOS管相连接的第三NMOS管，以及成电流镜结构的第三PMOS管和第四PMOS管；过压保护单元包括与所述第二NMOS管相连接的第四NMOS管，所述第四NMOS管与第五NMOS管串联，以及与第三NMOS管相连的第六NMOS管。
作为本实用新型所述适用于开关电源芯片的低压电源产生电路的一种优选方案，其中：所述第一PMOS管的源极接入外部总电源电压，第一PMOS管的漏极接偏置电流源,所述第一PMOS管的栅极与其漏极相连构成二极管连接。
作为本实用新型所述适用于开关电源芯片的低压电源产生电路的一种优选方案，其中：所述第二PMOS管的源极接入外部总电源电压，所述第一PMOS管和第二PMOS管的栅极相连，构成电流镜结构。
作为本实用新型所述适用于开关电源芯片的低压电源产生电路的一种优选方案，其中：所述稳压单元包括第一齐纳二极管，所述第一齐纳二极管的正端接地，其负端与第一NMOS管的源极相连接，所述第一NMOS管的栅极与其漏极相连接，构成二极管连接。
作为本实用新型所述适用于开关电源芯片的低压电源产生电路的一种优选方案，其中：所述第一NMOS管漏极与第一电阻的一端相连接，所述第一电阻的另一端与第二NMOS管和第三NMOS管的栅极相连接，所述第一电阻的另一端还与第二PMOS管的漏极相连。
作为本实用新型所述适用于开关电源芯片的低压电源产生电路的一种优选方案，其中：所述第二NMOS管的漏极接入总电源电压，所述第二NMOS管的源极接到低压电源。
作为本实用新型所述适用于开关电源芯片的低压电源产生电路的一种优选方案，其中：所述第三NMOS管的源极接到低压电源，所述第三NMOS管的漏极与第三PMOS管的漏极相连接；所述第三PMOS管的源极接入外部总电源电压，所述第三PMOS管的栅极与其漏极相连构成二极管连接；所述第四PMOS管的源极接入外部总电源电压，所述第四PMOS管的漏极与第三NMOS管的栅极相连接；所述第三PMOS管和第四PMOS管的栅极相连，构成电流镜结构。
作为本实用新型所述适用于开关电源芯片的低压电源产生电路的一种优选方案，其中：所述过压保护单元还包括第二齐纳二极管，所述第二齐纳二极管的负端接到低压电源，其负端还与所述第二NMOS管的源极相连接，其正端与第四NMOS管的漏极相连接。
作为本实用新型所述适用于开关电源芯片的低压电源产生电路的一种优选方案，其中：所述第四NMOS管的栅极与其漏极相连构成二极管连接，所述第四NMOS管的源极与第五NMOS管的漏极相连接；所述第五NMOS管的栅极与其漏极相连构成二极管连接，其源极经第二电阻R2接地，其源极与所述第六NMOS管的栅极相连接。
作为本实用新型所述适用于开关电源芯片的低压电源产生电路的一种优选方案，其中：所述第六NMOS管的源极接地，其漏极接到所述低压电源；
所述过压保护单元还包括输出电容，所述输出电容一端接到低压电源，另一端接地。
本实用新型有益效果为：本实用新型针对ZENER结构的低压电源产生电路存在的缺点，在其基础上进行改进，使改进后的低压电源产生电路不仅占用较少的版图面积，且输出精度较高的电源电压VDD。与传统ZENER结构相比，提出的低压电源产生电路的输出电压更精确，VDD电压受电流的影响显著降低，且在实现与LDO结构相近的精确度的同时具有更好的经济效益。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为现有技术的LDO结构产生低压电源电路示意图；
图2为现有技术的ZENER结构产生低压电源电路示意图；
图3为本实用新型的适用于开关电源芯片的低压电源产生电路的示意图；
图4为实施例2的电流IVDD改变时电路的工作波形示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合说明书附图对本实用新型的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施例的限制。
其次，此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
实施例1
参照图3，为本实用新型第一个实施例，该实施例提供了一种适用于开关电源芯片的低压电源产生电路，包括电压输入单元100、稳压单元200、电流反馈单元300和过压保护单元400，其中电压输入单元100包括成电流镜结构的第一PMOS管PM1和第二PMOS管PM2；稳压单元包括200与第二PMOS管PM2相连接的第一NMOS管NM1，第一NMOS管NM1连接有第二NMOS管NM2；电流反馈单元300包括与第二NMOS管NM2相连接的第三NMOS管NM3，以及成电流镜结构的第三PMOS管PM3和第四PMOS管PM4；过压保护单元400包括与第二NMOS管NM2相连接的第四NMOS管NM4，第四NMOS管NM4与第五NMOS管NM5串联，以及与第三NMOS管NM3相连的第六NMOS管NM6。
第一PMOS管PM1的源极接入外部总电源电压VCC，第一PMOS管PM1的漏极接偏置电流源I1,第一PMOS管PM1的栅极与其漏极相连构成二极管连接。第二PMOS管PM2的源极接入外部总电源电压VCC，第一PMOS管PM1和第二PMOS管PM2的栅极相连，构成电流镜结构。
稳压单元200包括第一齐纳二极管DZ1，第一齐纳二极管DZ1的正端接地，其负端与第一NMOS管NM1的源极相连接，第一NMOS管NM1的栅极与其漏极相连接，构成二极管连接。第一NMOS管NM1漏极与第一电阻R1的一端相连接，第一电阻R1的另一端与第二NMOS管NM2和第三NMOS管NM3的栅极相连接，第一电阻R1的另一端还与第二PMOS管PM2的漏极相连。第二NMOS管NM2的漏极接入总电源电压VCC，第二NMOS管NM2的源极接到低压电源VDD。第三NMOS管NM3的源极接到低压电源VDD，第三NMOS管NM3的漏极与第三PMOS管PM3的漏极相连接；第三PMOS管PM3的源极接入外部总电源电压VCC，第三PMOS管PM3的栅极与其漏极相连构成二极管连接；第四PMOS管PM4的源极接入外部总电源电压VCC，第四PMOS管PM4的漏极与第三NMOS管NM3的栅极相连接；第三PMOS管PM3和第四PMOS管PM4的栅极相连，构成电流镜结构。
过压保护单元400还包括第二齐纳二极管DZ2，第二齐纳二极管DZ2的负端接到低压电源VDD，其负端还与第二NMOS管NM2的源极相连接，其正端与第四NMOS管NM4的漏极相连接。第四NMOS管NM4的栅极与其漏极相连构成二极管连接，第四NMOS管NM4的源极与第五NMOS管NM5的漏极相连接；第五NMOS管NM5的栅极与其漏极相连构成二极管连接，其源极经第二电阻R2接地，其源极与第六NMOS管NM6的栅极相连接。第六NMOS管NM6的源极接地，其漏极接到低压电源VDD；过压保护单元400还包括输出电容C1，输出电容C1一端接到低压电源VDD，另一端接地。
其中，VCC是总电源电压，VDD是产生的低压电源，第一PMOS管PM1和第二PMOS管PM2为稳压电路提供偏置电流，C1是输出电容，可消除VDD端因芯片中的开关动作产生的电压毛刺。
使用过程中，DZ1和第一NMOS管NM1的两端电压在流过电流产生基本恒定的电压，第一电阻R1可以根据电流反馈电路的电流信息调整直流电压VA的大小。通过图3可以计算出产生的低压电源VDD的大小为：
VDD＝VZ1+VGS1+VR1-VGS2
其中VZ1是DZ1的反向击穿电压，VGS1是第一NMOS管NM1的两端电压，VR1是电阻R1两端的电压，VGS2是第二NMOS管NM2的栅源电压。
电流反馈电路由采样管第三NMOS管NM3和第三PMOS管PM3、第四PMOS管PM4构成。传统ZENER结构的VDD端电流增大导致功率管的栅源电压增大，使VDD电压降低。加入电流反馈电路后，当VDD端的电流增大时，采样管第三NMOS管NM3上的电流相应增大，通过第三PMOS管PM3、第四PMOS管PM4的镜像，流入第一电阻R1的电流增大使VA增大，因此第二NMOS管NM2的栅源电压增大，VDD电压的降低趋势被抑制，使产生的低压电源精度更高。
过压保护电路由第二齐纳二极管DZ2、第二电阻R2和第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6构成。当VDD因后级电路工作状态发生变化而增大时，导通第二齐纳二极管DZ2所在支路，从而拉高第六NMOS管NM6的栅极电压，VDD电压被拉低。过压保护的阈值电压为：
VTH＝VZ2+VGS4+VGS5+VR2
其中VZ2是第二齐纳二极管DZ2的反向击穿电压，VGS4是第四NMOS管NM4的两端电压，VGS5是第五NMOS管NM5的两端电压，VR2是第二电阻R2两端的电压。
实施例2
参照图4，为本实用新型第二个实施例，其不同于第一个实施例的是：根据上述电路连接关系得到的低压电源产生电路在工作时电路内的关键节点的电流电压波形如图4所示，其中IVDD是低压电源VDD端的输出电流，IR1是电阻R1上的电流，VA是功率管NM2的栅极电压，VDD是产生的电源电压。由图4可知，当IVDD增大时，由于存在电流反馈电路，所以IR1增大，电压VA增大，使VGS2增大。
由图4可知，功率管上提供的电流足以适应IVDD的变化，使产生的VDD的变化量ΔV较小，提高VDD端的电压精度。
实施例3
参照图3和图4，为本实用新型第三个实施例，其不同于前两个实施例的是：选用电气清单见下表。
表1选用电气清单
应说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。
Claims (10)
1.一种适用于开关电源芯片的低压电源产生电路，其特征在于：包括，
电压输入单元(100)，包括成电流镜结构的第一PMOS管(PM1)和第二PMOS管(PM2)；
稳压单元(200)，包括与所述第二PMOS管(PM2)相连接的第一NMOS管(NM1)，所述第一NMOS管(NM1)连接有第二NMOS管(NM2)；
电流反馈单元(300)，包括与所述第二NMOS管(NM2)相连接的第三NMOS管(NM3)，以及成电流镜结构的第三PMOS管(PM3)和第四PMOS管(PM4)；
过压保护单元(400)，包括与所述第二NMOS管(NM2)相连接的第四NMOS管(NM4)，所述第四NMOS管(NM4)与第五NMOS管(NM5)串联，以及与第三NMOS管(NM3)相连的第六NMOS管(NM6)。
2.根据权利要求1所述的适用于开关电源芯片的低压电源产生电路，其特征在于：所述第一PMOS管(PM1)的源极接入外部总电源电压(VCC)，第一PMOS管(PM1)的漏极接偏置电流源(I1),所述第一PMOS管(PM1)的栅极与其漏极相连构成二极管连接。
3.根据权利要求2所述的适用于开关电源芯片的低压电源产生电路，其特征在于：所述第二PMOS管(PM2)的源极接入外部总电源电压(VCC)，所述第一PMOS管(PM1)和第二PMOS管(PM2)的栅极相连，构成电流镜结构。
4.根据权利要求1～3任一所述的适用于开关电源芯片的低压电源产生电路，其特征在于：所述稳压单元(200)包括第一齐纳二极管(DZ1)，所述第一齐纳二极管(DZ1)的正端接地，其负端与第一NMOS管(NM1)的源极相连接，所述第一NMOS管(NM1)的栅极与其漏极相连接，构成二极管连接。
5.根据权利要求4所述的适用于开关电源芯片的低压电源产生电路，其特征在于：所述第一NMOS管(NM1)漏极与第一电阻(R1)的一端相连接，所述第一电阻(R1)的另一端与第二NMOS管(NM2)和第三NMOS管(NM3)的栅极相连接，所述第一电阻(R1)的另一端还与第二PMOS管(PM2)的漏极相连。
6.根据权利要求2或3所述的适用于开关电源芯片的低压电源产生电路，其特征在于：所述第二NMOS管(NM2)的漏极接入总电源电压(VCC)，所述第二NMOS管(NM2)的源极接到低压电源(VDD)。
7.根据权利要求6所述的适用于开关电源芯片的低压电源产生电路，其特征在于：所述第三NMOS管(NM3)的源极接到低压电源(VDD)，所述第三NMOS管(NM3)的漏极与第三PMOS管(PM3)的漏极相连接；
所述第三PMOS管(PM3)的源极接入外部总电源电压(VCC)，所述第三PMOS管(PM3)的栅极与其漏极相连构成二极管连接；
所述第四PMOS管(PM4)的源极接入外部总电源电压(VCC)，所述第四PMOS管(PM4)的漏极与第三NMOS管(NM3)的栅极相连接；
所述第三PMOS管(PM3)和第四PMOS管(PM4)的栅极相连，构成电流镜结构。
8.根据权利要求7所述的适用于开关电源芯片的低压电源产生电路，其特征在于：所述过压保护单元(400)还包括第二齐纳二极管(DZ2)，所述第二齐纳二极管(DZ2)的负端接到低压电源(VDD)，其负端还与所述第二NMOS管(NM2)的源极相连接，其正端与第四NMOS管(NM4)的漏极相连接。
9.根据权利要求1、2、3、5、7和8任一所述的适用于开关电源芯片的低压电源产生电路，其特征在于：所述第四NMOS管(NM4)的栅极与其漏极相连构成二极管连接，所述第四NMOS管(NM4)的源极与第五NMOS管(NM5)的漏极相连接；所述第五NMOS管(NM5)的栅极与其漏极相连构成二极管连接，其源极经第二电阻R2接地，其源极与所述第六NMOS管(NM6)的栅极相连接。
10.根据权利要求9所述的适用于开关电源芯片的低压电源产生电路，其特征在于：所述第六NMOS管(NM6)的源极接地，其漏极接到所述低压电源(VDD)；
所述过压保护单元(400)还包括输出电容(C1)，所述输出电容(C1)一端接到低压电源(VDD)，另一端接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321323547.6U CN220156404U (zh) | 2023-05-29 | 2023-05-29 | 一种适用于开关电源芯片的低压电源产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321323547.6U CN220156404U (zh) | 2023-05-29 | 2023-05-29 | 一种适用于开关电源芯片的低压电源产生电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220156404U true CN220156404U (zh) | 2023-12-08 |
Family
ID=89012927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321323547.6U Active CN220156404U (zh) | 2023-05-29 | 2023-05-29 | 一种适用于开关电源芯片的低压电源产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220156404U (zh) |
-
2023
- 2023-05-29 CN CN202321323547.6U patent/CN220156404U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105786069B (zh) | 一种低压电源产生电路、方法及集成电路 | |
| CN107340796B (zh) | 一种无电阻式高精度低功耗基准源 | |
| CN108153360B (zh) | 一种带隙基准电压源 | |
| US11966245B2 (en) | Voltage reference source circuit and low power consumption power supply system | |
| CN114200994B (zh) | 一种低压差线性稳压器和激光测距电路 | |
| CN112068627B (zh) | 一种电压输出调节模块 | |
| CN111625043B (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
| CN109901656B (zh) | 一种低功耗全mos管带隙基准电路以及基于其的转换器 | |
| CN107528576A (zh) | 一种高性能开关电源芯片修调电路 | |
| CN105468085A (zh) | 一种无Bipolar晶体管的CMOS基准电压源 | |
| CN114200993B (zh) | 一种具有快速瞬态响应和低负载调整率的线性稳压器 | |
| CN107272818A (zh) | 一种高压带隙基准电路结构 | |
| JP3216880U (ja) | チップの低電力デジタル回路用のリニア電圧管理装置 | |
| CN113359918B (zh) | 一种可输出低噪声和高psrr的ldo电路 | |
| CN220156404U (zh) | 一种适用于开关电源芯片的低压电源产生电路 | |
| CN101853037B (zh) | 一种节能稳压器 | |
| CN109274268B (zh) | 一种应用于芯片内部的高压转低压电路 | |
| CN211180688U (zh) | 一种用于高压输入的偏置电路 | |
| CN116736921A (zh) | 一种适用于at_af协议芯片的带高压启动的ldo电路 | |
| CN107979285B (zh) | 一种电源转换电路 | |
| CN115079762A (zh) | 低压差线性稳压器电路 | |
| CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
| Duggal et al. | A Comprehensive Study of Different Techniques for Voltage References | |
| CN209526506U (zh) | 电源芯片欠压锁定系统 | |
| CN112803762A (zh) | 一种低压供电使能控制电路、使能模块及低压控制芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |