CN220106442U - 一种半导体封装结构 - Google Patents
一种半导体封装结构 Download PDFInfo
- Publication number
- CN220106442U CN220106442U CN202321210958.4U CN202321210958U CN220106442U CN 220106442 U CN220106442 U CN 220106442U CN 202321210958 U CN202321210958 U CN 202321210958U CN 220106442 U CN220106442 U CN 220106442U
- Authority
- CN
- China
- Prior art keywords
- plate
- fixedly connected
- matched
- connecting rod
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 18
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000003466 welding Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- -1 gold tin copper aluminum Chemical compound 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Landscapes
- Packaging Frangible Articles (AREA)
Abstract
本实用新型涉及半导体封装技术领域,公开了一种半导体封装结构,包括底板,所述底板的一端转动连接有限位板,且限位板的顶部设置有转动单元,所述转动单元包括第一连接板,且第一连接板的一侧一端转动连接有第一连接杆,所述第一连接杆的顶部两侧设置有固定杆,且固定杆的底部安装有多个等间距分布的焊接头,所述焊接头的数量与位置均与芯片的引脚位置相对应。本实用新型通过限位板对电路板进行限位,通过第一连接杆和第二连接杆对芯片进行限位,从而使芯片和电路板的位置相对应,大幅减小了焊接时引脚未对齐造成的焊接失败的情况。
Description
技术领域
本实用新型属于半导体封装技术领域,具体地说,涉及一种半导体封装结构。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为:来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die),然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上,再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护,塑封之后还要进行一系列操作,封装完成后进行成品测试,通常经过入检Incoming、测试Test和包装Packing等工序,最后入库出货。
而由于基板上的引脚数量较多,且排列较为密集,一旦发生错位就会导致所有引脚都不能与对应位置对齐,从而影响封装效果,同时芯片整体体积较小,且封装设备不具有限位机构,封装过程可能会出现因为细微误差的叠加导致误差增大,从而使引脚位置偏移的情况。
有鉴于此特提出本实用新型。
实用新型内容
为解决上述技术问题,本实用新型采用技术方案的基本构思是:
一种半导体封装结构,包括底板,所述底板的一端转动连接有限位板,且限位板的顶部设置有转动单元,所述转动单元包括第一连接板,且第一连接板的一侧一端转动连接有第一连接杆,所述第一连接杆的顶部两侧设置有固定杆,且固定杆的底部安装有多个等间距分布的焊接头,所述焊接头的数量与位置均与芯片的引脚位置相对应。
作为本实用新型的一种优选实施方式,所述底板的截面形状与大小均与限位板的截面形状与大小相适配,且底板的顶部开设有第一凹槽,所述第一凹槽的截面形状与大小均与电路板的截面形状与大小相适配,所述限位板的两端开设有贯穿的第二凹槽,且第二凹槽的截面形状与大小均与第一凹槽的截面形状与大小相适配,所述第一凹槽与第二凹槽和深度之和与电路板的厚度相适配,电路板在第一连接杆和第二连接杆的作用下进行限位。
作为本实用新型的一种优选实施方式,所述限位板与底板转动连接处一端的顶部固定连接有第一连接块,且第一连接块的长度与第一连接板的宽度相适配,所述第一连接块的高度大于第一连接板的高度,且第一连接块的一侧固定连接在第一连接板的一端。
作为本实用新型的一种优选实施方式,所述第一连接杆位于第一连接板两侧的顶部固定连接有固定板,所述第一连接杆位于固定板一侧且与固定板相互垂直的方向固定连接有第二连接板,且两个第二连接板之间固定连接有同一个第二连接杆,所述第一连接杆与第二连接杆之间的距离与芯片的长度相适配,且第一连接杆与第二连接杆的长度均与芯片的宽度相适配,拨动固定板,固定板通过第一连接杆带动第二连接板旋转,从带使转动单元整体旋转,将芯片卡在第一连接杆和第二连接杆之间,此时芯片的引脚部位与焊接头的末端一一对应,将固定板复位,此时转动单元整体复位,芯片底部与电路板顶部接触。
作为本实用新型的一种优选实施方式,每个所述第二连接板的顶部均固定连接有两个连接柱,且四个连接柱的外侧活动套接有同一个第三连接板,两根所述固定杆的一侧分别固定连接在第三连接板的两侧,所述连接柱的顶部固定连接有挡板,且挡板的截面直径大于连接柱的截面直径,所述连接柱位于挡板和第三连接板之间部位活动套接有弹簧,且弹簧的两端分别固定连接在第三连接板和挡板相互靠近的一侧,弹簧的弹力使第三连接板持续带动固定杆下移,从而使焊接头保持与芯片的引脚接触状态。
作为本实用新型的一种优选实施方式,所述底板与限位板远离转动连接处的一端均固定连接有拨片,且两个拨片呈对称分布,两个所述拨片相互靠近的一端均固定连接有磁铁,且两个磁铁相互靠近的一端为异性相吸,磁铁用于保持两个拨片之间持续相吸的状态,打开时,拨动两个拨片并克服两个磁铁之间的吸力,从而使底板和限位板打开。
本实用新型与现有技术相比具有以下有益效果:
本实用新型通过限位板对电路板进行限位,通过第一连接杆和第二连接杆对芯片进行限位,从而使芯片和电路板的位置相对应,大幅减小了焊接时引脚未对齐造成的焊接失败的情况。
下面结合附图对本实用新型的具体实施方式作进一步详细的描述。
附图说明
在附图中:
图1为一种半导体封装结构的结构示意图;
图2为一种半导体封装结构的张开状态结构示意图;
图3为一种半导体封装结构的第一连接杆部分结构示意图;
图4为一种半导体封装结构的焊接头部分结构示意图。
图中:1、底板;2、第一凹槽;3、限位板;4、第二凹槽;5、第一连接块;6、第一连接板;7、第一连接杆;8、第二连接板;9、第二连接杆;10、固定板;11、第三连接板;12、固定杆;13、焊接头;14、连接柱;15、弹簧;16、挡板;17、拨片;18、磁铁。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对实施例中的技术方案进行清楚、完整地描述,以下实施例用于说明本实用新型。
如图1至图4所示,一种半导体封装结构,包括底板1,底板1的一端转动连接有限位板3,且限位板3的顶部设置有转动单元,转动单元包括第一连接板6,且第一连接板6的一侧一端转动连接有第一连接杆7,第一连接杆7的顶部两侧设置有固定杆12,且固定杆12的底部安装有多个等间距分布的焊接头13,焊接头13的数量与位置均与芯片的引脚位置相对应。
如图1至图4所示,在具体实施方式中,底板1的截面形状与大小均与限位板3的截面形状与大小相适配,且底板1的顶部开设有第一凹槽2,第一凹槽2的截面形状与大小均与电路板的截面形状与大小相适配,限位板3的两端开设有贯穿的第二凹槽4,且第二凹槽4的截面形状与大小均与第一凹槽2的截面形状与大小相适配,第一凹槽2与第二凹槽4和深度之和与电路板的厚度相适配。本设置中,电路板在第一连接杆7和第二连接杆9的作用下进行限位。
如图1至图4所示,进一步的,限位板3与底板1转动连接处一端的顶部固定连接有第一连接块5,且第一连接块5的长度与第一连接板6的宽度相适配,第一连接块5的高度大于第一连接板6的高度,且第一连接块5的一侧固定连接在第一连接板6的一端,第一连接杆7位于第一连接板6两侧的顶部固定连接有固定板10,第一连接杆7位于固定板10一侧且与固定板10相互垂直的方向固定连接有第二连接板8,且两个第二连接板8之间固定连接有同一个第二连接杆9,第一连接杆7与第二连接杆9之间的距离与芯片的长度相适配,且第一连接杆7与第二连接杆9的长度均与芯片的宽度相适配。本设置中,拨动固定板10,固定板10通过第一连接杆7带动第二连接板8旋转,从带使转动单元整体旋转,将芯片卡在第一连接杆7和第二连接杆9之间,此时芯片的引脚部位与焊接头13的末端一一对应,将固定板10复位,此时转动单元整体复位,芯片底部与电路板顶部接触。
如图1至图4所示,进一步的,每个第二连接板8的顶部均固定连接有两个连接柱14,且四个连接柱14的外侧活动套接有同一个第三连接板11,两根固定杆12的一侧分别固定连接在第三连接板11的两侧,连接柱14的顶部固定连接有挡板16,且挡板16的截面直径大于连接柱14的截面直径,连接柱14位于挡板16和第三连接板11之间部位活动套接有弹簧15,且弹簧15的两端分别固定连接在第三连接板11和挡板16相互靠近的一侧。本设置中,弹簧15的弹力使第三连接板11持续带动固定杆12下移,从而使焊接头13保持与芯片的引脚接触状态。
如图1至图4所示,进一步的,底板1与限位板3远离转动连接处的一端均固定连接有拨片17,且两个拨片17呈对称分布,两个拨片17相互靠近的一端均固定连接有磁铁18,且两个磁铁18相互靠近的一端为异性相吸。本设置中,磁铁18用于保持两个拨片17之间持续相吸的状态,打开时,拨动两个拨片17并克服两个磁铁18之间的吸力,从而使底板1和限位板3打开。
本实施例的一种半导体封装结构的实施原理如下:使用时拨动两个拨片17并克服两个磁铁18之间的吸力,从而使底板1和限位板3打开,将电路板放置在底板1内的第一凹槽2内,合并底板1和限位板3,从而使电路板稳定卡在第一凹槽2与第二凹槽4内,拨动固定板10,固定板10通过第一连接杆7带动第二连接板8旋转,从带使转动单元整体旋转,将芯片卡在第一连接杆7和第二连接杆9之间,此时芯片的引脚部位与焊接头13的末端一一对应,将固定板10复位,此时转动单元整体复位,芯片底部与电路板顶部接触,且芯片与电路板分别在第一连接杆7、第二连接杆9以及第一凹槽2、第二凹槽4的作用下进行限位,从而使二者位置关系对应,启动焊接头13,焊接头13将芯片的引脚焊接在电路板上,再次打开底板1和限位板3即可取出焊接好的电路板。
Claims (6)
1.一种半导体封装结构,其特征在于,包括底板(1),所述底板(1)的一端转动连接有限位板(3),且限位板(3)的顶部设置有转动单元,所述转动单元包括第一连接板(6),且第一连接板(6)的一侧一端转动连接有第一连接杆(7),所述第一连接杆(7)的顶部两侧设置有固定杆(12),且固定杆(12)的底部安装有多个等间距分布的焊接头(13),所述焊接头(13)的数量与位置均与芯片的引脚位置相对应。
2.根据权利要求1所述的一种半导体封装结构,其特征在于,所述底板(1)的截面形状与大小均与限位板(3)的截面形状与大小相适配,且底板(1)的顶部开设有第一凹槽(2),所述第一凹槽(2)的截面形状与大小均与电路板的截面形状与大小相适配,所述限位板(3)的两端开设有贯穿的第二凹槽(4),且第二凹槽(4)的截面形状与大小均与第一凹槽(2)的截面形状与大小相适配,所述第一凹槽(2)与第二凹槽(4)和深度之和与电路板的厚度相适配。
3.根据权利要求2所述的一种半导体封装结构,其特征在于,所述限位板(3)与底板(1)转动连接处一端的顶部固定连接有第一连接块(5),且第一连接块(5)的长度与第一连接板(6)的宽度相适配,所述第一连接块(5)的高度大于第一连接板(6)的高度,且第一连接块(5)的一侧固定连接在第一连接板(6)的一端。
4.根据权利要求1所述的一种半导体封装结构,其特征在于,所述第一连接杆(7)位于第一连接板(6)两侧的顶部固定连接有固定板(10),所述第一连接杆(7)位于固定板(10)一侧且与固定板(10)相互垂直的方向固定连接有第二连接板(8),且两个第二连接板(8)之间固定连接有同一个第二连接杆(9),所述第一连接杆(7)与第二连接杆(9)之间的距离与芯片的长度相适配,且第一连接杆(7)与第二连接杆(9)的长度均与芯片的宽度相适配。
5.根据权利要求4所述的一种半导体封装结构,其特征在于,每个所述第二连接板(8)的顶部均固定连接有两个连接柱(14),且四个连接柱(14)的外侧活动套接有同一个第三连接板(11),两根所述固定杆(12)的一侧分别固定连接在第三连接板(11)的两侧,所述连接柱(14)的顶部固定连接有挡板(16),且挡板(16)的截面直径大于连接柱(14)的截面直径,所述连接柱(14)位于挡板(16)和第三连接板(11)之间部位活动套接有弹簧(15),且弹簧(15)的两端分别固定连接在第三连接板(11)和挡板(16)相互靠近的一侧。
6.根据权利要求1所述的一种半导体封装结构,其特征在于,所述底板(1)与限位板(3)远离转动连接处的一端均固定连接有拨片(17),且两个拨片(17)呈对称分布,两个所述拨片(17)相互靠近的一端均固定连接有磁铁(18),且两个磁铁(18)相互靠近的一端为异性相吸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321210958.4U CN220106442U (zh) | 2023-05-19 | 2023-05-19 | 一种半导体封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321210958.4U CN220106442U (zh) | 2023-05-19 | 2023-05-19 | 一种半导体封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220106442U true CN220106442U (zh) | 2023-11-28 |
Family
ID=88846128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321210958.4U Active CN220106442U (zh) | 2023-05-19 | 2023-05-19 | 一种半导体封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220106442U (zh) |
-
2023
- 2023-05-19 CN CN202321210958.4U patent/CN220106442U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0364479B1 (en) | Gold compression bonding | |
US5195237A (en) | Flying leads for integrated circuits | |
KR960011265B1 (ko) | 노운 굳 다이 어레이용 테스트 소켓 | |
US5045975A (en) | Three dimensionally interconnected module assembly | |
US6159770A (en) | Method and apparatus for fabricating semiconductor device | |
JP3694546B2 (ja) | 半導体ウェハをプローブする方法 | |
US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
US9230942B2 (en) | Semiconductor device including alternating stepped semiconductor die stacks | |
JP3069792B2 (ja) | チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法 | |
US7927918B2 (en) | Packaged products, including stacked package modules, and methods of forming same | |
JP2882747B2 (ja) | Kgdアレイの製造方法 | |
US9893033B2 (en) | Off substrate kinking of bond wire | |
JPH08213546A (ja) | 積層形パッケージ | |
JPH09219490A (ja) | 3次元積層型パッケージ素子 | |
KR20060123454A (ko) | 플립칩 qfn 패키지 및 그 방법 | |
US7262494B2 (en) | Three-dimensional package | |
CN207281106U (zh) | 小管脚间距半导体器件裸芯片老化测试插座 | |
CN108878398B (zh) | 包括导电凸块互连的半导体器件 | |
CN102163591A (zh) | 一种球型光栅阵列ic芯片封装件及其生产方法 | |
CN220106442U (zh) | 一种半导体封装结构 | |
US11031372B2 (en) | Semiconductor device including dummy pull-down wire bonds | |
JP3688312B2 (ja) | 半導体集積回路装置 | |
WO1991000619A1 (en) | Flying leads for integrated circuits | |
CN209803285U (zh) | 一种用于芯片测试的垂直探针卡 | |
CN221885104U (zh) | 一种无引脚半导体引线框架 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |