CN220066884U - 双电源输入防倒灌保护电路及供电装置 - Google Patents

Abstract

本实用新型公开了一种双电源输入防倒灌保护电路及供电装置，包括：第一保护电路，一端与第一外部电源的输出端及第一开关电路的输入端连接，另一端接地；第一开关电路，输出端与负载及第二开关电路的输出端连接；第二保护电路，一端与第一开关电路的输出端连接，另一端与第一保护电路的另一端连接并接地；第三保护电路，一端与第二外部电源的输出端及第二开关电路的输入端连接，另一端接地；第二开关电路，输出端与负载及第一开关电路的输出端连接；第四保护电路，一端与第二开关电路的输出端连接；本申请避免了任意外部电源电压高，倒灌至另一外部电源，致使另一个外部电源损害，提高了外部电源的使用效率。

Description

双电源输入防倒灌保护电路及供电装置

技术领域

本实用新型涉及护电路技术领域，尤其涉及一种双电源输入防倒灌保护电路及供电装置。

背景技术

高端设备普遍采用具有冗余功能的外部电源系统进行供电，且要求外部电源输出电流较大，正常工作时，冗余的两个外部电源共同为系统供电；系统供电时需要优先选择具有高压的外部电源；此时，输出高电压的外部电源会将高电压倒灌至输出低电压的外部电源中，进而使得输出低电压的外部电源损坏，降低了外部电源的使用效率。

实用新型内容

基于此，有必要针对上述问题，提出了一种双电源输入防倒灌保护电路及供电装置。

一种双电源输入防倒灌保护电路，包括：

第一保护电路，一端与第一外部电源的输出端及第一开关电路的输入端连接，另一端接地，用于对第一外部电源输入的第一电压进行隔离以保护所述第一开关电路；

所述第一开关电路，输出端与负载及第二开关电路的输出端连接，用于接收所述第一外部电源输入的第一电压并控制所述第一外部电源和所述负载之间的通路的导通或断开；

第二保护电路，一端与所述第一开关电路的输出端连接，另一端与所述第一保护电路的另一端连接并接地，用于对通过所述第二保护电路输出的第一电压进行隔离以保护所述负载；

第三保护电路，一端与第二外部电源的输出端及第二开关电路的输入端连接，另一端接地，用于对第二外部电源输入的第二电压进行隔离以保护所述第二开关电路；

所述第二开关电路，输出端与所述负载及第一开关电路的输出端连接，用于接收所述第二外部电源输入的第二电压并控制所述第二外部电源和所述负载之间的通路的导通或断开；

第四保护电路，一端与所述第二开关电路的输出端连接，另一端与所述第三保护电路的另一端连接并接地，用于对通过所述第二开关电路输出的第二电压进行隔离以保护所述负载；

当所述第一电压大于所述第二电压时，所述第一开关电路还用于防止所述第一电压倒灌至所述第二开关电路；

当所述第二电压大于所述第一电压时，所述第二开关电路还用于防止所述第二电压倒灌至所述第一开关电路。

在一个实施例中，所述第一保护电路包括：第一二极管和第一三极管；

所述第一二极管的阳极与所述第一外部电源的输出端连接，所述第一二极管的阴极与所述第一三极管的发射极连接；

所述第一三极管的基极接地，所述第一三极管的集电极与所述第二保护电路的另一端连接。

在一个实施例中，所述第一开关电路包括：第一PMOS管；

所述第一PMOS管的漏极与所述第一外部电源的输出端连接，所述第一PMOS管的源极与所述负载、第二开关电路的输出端及所述第二保护电路的一端连接，所述第一PMOS管的栅极接地。

在一个实施例中，所述第二保护电路包括：第二二极管和第二三极管；

所述第二二极管的阳极与所述第一PMOS管的源极及所述负载连接，所述第二二极管的阴极与所述第二三极管的发射极连接；

所述第二三极管的基极与所述第一三极管的基极连接并接地，所述第二三极管的集电极接地。

在一个实施例中，所述第三保护电路包括：第三二极管和第三三极管；

所述第三二极管的阳极与所述第二外部电源的输出端连接，所述第三二极管的阴极与所述第三三极管的发射极连接；

所述第三三极管的基极接地，所述第三三极管的集电极与所述第四保护电路另一端连接。

在一个实施例中，所述第二开关电路包括：第二PMOS管；

所述第二PMOS管的漏极与所述第二外部电源的输出端连接，所述第二PMOS管的源极与所述负载、所述第一开关电路的输出端及所述第四保护电路的一端连接，所述第二PMOS管的栅极接地。

在一个实施例中，所述第四保护电路包括：第四二极管和第四三极管；

所述第四二极管的阳极与第二PMOS管的漏极，所述第四二极管的阴极与所述第四三极管的发射极连接；

所述第四三极管的基极与所述第三三极管的基极连接并接地，所述第四三极管的集电极接地。

在一个实施例中，所述第一保护电路还包括：第一电阻；

所述第二保护电路还包括：第二电阻；

所述第一电阻的一端与所述第一三极管的集电极连接，另一端接地；

所述第二电阻的一端与所述第二三极管的集电极及所述第一PMOS管的栅极连接并接地。

在一个实施例中，所述第三保护电路还包括：第三电阻；

所述第四保护电路还包括：第四电阻；

所述第三电阻的一端与所述第三三极管的集电极连接，另一端接地；

所述第四电阻的一端与所述第四三极管的集电极及所述第二PMOS管的栅极连接并接地。

一种供电装置，包括：第一外部电源、第二外部电源及如上所述的双电源输入防倒灌保护电路，所述第一外部电源的输出端和所述第二外部电源的输出端均与所述双电源输入防倒灌保护电路的输入端连接。

实施本实用新型实施例，将具有如下有益效果：

本申请通过第一保护电路对第一外部电源输入的第一电压进行隔离以保护第一开关电路，第一开关电路接收第一外部电源输入的第一电压并控制第一外部电源和负载之间的通路的导通或断开，第二保护电路对通过第二保护电路输出的第一电压进行隔离以保护所述负载；第三保护电路对第二外部电源输入的第二电压进行隔离以保护第二开关电路，第二开关电路接收第二外部电源输入的第二电压并控制第二外部电源和负载之间的通路的导通或断开，第四保护电路对通过第二开关电路输出的第二电压进行隔离以保护负载；实现了当第一电压大于第二电压时，第一开关电路用于防止第一电压倒灌至第二开关电路；当第二电压大于第一电压时，第二开关电路用于防止第二电压倒灌至第一开关电路；避免了任意外部电源电压高，倒灌至另一外部电源，致使另一个外部电源损害，提高了外部电源的使用效率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

其中：

图1为一个实施例中双电源输入防倒灌保护电路的结构框图；

图2为一个实施例中双电源输入防倒灌保护电路的电路图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

高端设备普遍采用具有冗余功能的外部电源系统进行供电，且要求外部电源输出电流较大，正常工作时，冗余的两个外部电源共同为系统供电；系统供电时需要优先选择具有高压的外部电源；此时，输出高电压的外部电源会将高电压倒灌至输出低电压的外部电源中，进而使得输出低电压的外部电源损坏，降低了外部电源的使用效率。为了解决上述技术问题，本申请提供一种双电源输入防倒灌保护电路，如图1所示，包括：第一保护电路10、第一开关电路20、第二保护电路30、第三保护电路4、第二开关电路50和第四保护电路60；其中，所述第一保护电路10的一端与第一外部电源的输出端及第一开关电路20的输入端连接，另一端接地，用于对第一外部电源输入的第一电压进行隔离以保护所述第一开关电路20；所述第一开关电路20的输出端与负载及第二开关电路50的输出端连接，用于接收所述第一外部电源输入的第一电压并控制所述第一外部电源和所述负载之间的通路的导通或断开；所述第二保护电路30的一端与所述第一开关电路20的输出端连接，另一端与所述第一保护电路10的另一端连接并接地，用于对通过所述第二保护电路30输出的第一电压进行隔离以保护所述负载；所述第三保护电路40的一端与第二外部电源的输出端及第二开关电路50的输入端连接，另一端接地，用于对第二外部电源输入的第二电压进行隔离以保护所述第二开关电路50；所述第二开关电路50的输出端与所述负载及第一开关电路20的输出端连接，用于接收所述第二外部电源输入的第二电压并控制所述第二外部电源和所述负载之间的通路的导通或断开；所述第四保护电路60的一端与所述第二开关电路50的输出端连接，另一端与所述第三保护电路40的另一端连接并接地，用于对通过所述第二开关电路50输出的第二电压进行隔离以保护所述负载；当所述第一电压大于所述第二电压时，所述第一开关电路20还用于防止所述第一电压倒灌至所述第二开关电路50；当所述第二电压大于所述第一电压时，所述第二开关电路50还用于防止所述第二电压倒灌至所述第一开关电路20。本申请通过第一保护电路对第一外部电源输入的第一电压进行隔离以保护第一开关电路，第一开关电路接收第一外部电源输入的第一电压并控制第一外部电源和负载之间的通路的导通或断开，第二保护电路对通过第二保护电路输出的第一电压进行隔离以保护所述负载；第三保护电路对第二外部电源输入的第二电压进行隔离以保护第二开关电路，第二开关电路接收第二外部电源输入的第二电压并控制第二外部电源和负载之间的通路的导通或断开，第四保护电路对通过第二开关电路输出的第二电压进行隔离以保护负载；实现了当第一电压大于第二电压时，第一开关电路用于防止第一电压倒灌至第二开关电路；当第二电压大于第一电压时，第二开关电路用于防止第二电压倒灌至第一开关电路；避免了任意外部电源电压高，倒灌至另一外部电源，致使另一个外部电源损害，提高了外部电源的使用效率。

在一个实施例中，如图2所示，所述第一保护电路10包括：第一二极管D1和第一三极管Q3；其中，所述第一二极管D1的阳极与所述第一外部电源的输出端连接，所述第一二极管D1的阴极与所述第一三极管Q3的发射极连接；所述第一三极管Q3的基极接地，所述第一三极管Q3的集电极与所述第二保护电路30的另一端连接。

在一个实施例中，如图2所示，所述第一开关电路20包括：第一PMOS管Q1；其中，所述第一PMOS管Q1的漏极与所述第一外部电源的输出端连接，所述第一PMOS管Q1的源极与所述负载、第二开关电路50的输出端及所述第二保护电路30的一端连接，所述第一PMOS管Q1的栅极接地。

在一个实施例中，如图2所示，所述第二保护电路30包括：第二二极管D2和第二三极管Q4；其中，所述第二二极管D2的阳极与所述第一PMOS管Q1的源极及所述负载连接，所述第二二极管D2的阴极与所述第二三极管Q4的发射极连接；所述第二三极管Q4的基极与所述第一三极管Q3的基极连接并接地，所述第二三极管Q4的集电极接地。

在一个实施例中，如图2所示，所述第三保护电路40包括：第三二极管D3和第三三极管Q5；其中，所述第三二极管D3的阳极与所述第二外部电源的输出端连接，所述第三二极管D3的阴极与所述第三三极管Q5的发射极连接；所述第三三极管Q5的基极接地，所述第三三极管Q5的集电极与所述第四保护电路60另一端连接。

在一个实施例中，如图2所示，所述第二开关电路50包括：第二PMOS管Q2；其中，所述第二PMOS管Q2的漏极与所述第二外部电源的输出端连接，所述第二PMOS管Q2的源极与所述负载、所述第一开关电路20的输出端及所述第四保护电路60的一端连接，所述第二PMOS管Q2的栅极接地。

在一个实施例中，如图2所示，所述第四保护电路60包括：第四二极管D4和第四三极管Q6；其中，所述第四二极管D4的阳极与第二PMOS管Q2的漏极，所述第四二极管D4的阴极与所述第四三极管Q6的发射极连接；所述第四三极管Q6的基极与所述第三三极管Q5的基极连接并接地，所述第四三极管Q6的集电极接地。

在一个实施例中，如图2所示，所述第一保护电路10还包括：第一电阻R1；所述第二保护电路30还包括：第二电阻R2；其中，所述第一电阻R1的一端与所述第一三极管Q3的集电极连接，另一端接地；所述第二电阻R2的一端与所述第二三极管Q4的集电极及所述第一PMOS管Q1的栅极连接并接地。

在一个实施例中，如图2所示，所述第三保护电路40还包括：第三电阻R3；所述第四保护电路60还包括：第四电阻R4；其中，所述第三电阻R3的一端与所述第三三极管Q5的集电极连接，另一端接地；所述第四电阻R4的一端与所述第四三极管Q6的集电极及所述第二PMOS管Q2的栅极连接并接地。

本申请还提供一种供电装置，包括：第一外部电源、第二外部电源及如上所述的双电源输入防倒灌保护电路，所述第一外部电源的输出端和所述第二外部电源的输出端均与所述双电源输入防倒灌保护电路的输入端连接。

本申请的工作原理如下：

当第一外部电源输入至第一PMOS管Q1的第一电压VIN1大于第二外部电源输入至第二PMOS管Q2的第二电压VIN2时，所述第二三极管Q4和所述第一PMOS管Q1导通，所述第四三极管Q6和第二PMOS管Q2截止，此时第一外部电源输出的第一电压VIN1不会倒灌至所述第二PMOS管Q2，也就是不会倒灌至所述第二外部电源；

当第二外部电源输入至第二PMOS管Q2的第二电压VIN2大于第一外部电源输入至第一PMOS管Q1的第一电压VIN1时，所述第四三极管Q6和第二PMOS管Q2导通，所述第二三极管Q4和所述第一PMOS管Q1截止，此时第二外部电源输出的第二电压VIN2不会倒灌至所述第一PMOS管Q1，也就是不会倒灌至所述第一外部电源；

避免了任意外部电源电压高，倒灌至另一外部电源，致使另一个外部电源损害，提高了外部电源的使用效率，同时本申请还能减小第一PMOS管Q1和第二PMOS管Q2导通压降、使得其发热低，工作效率高等优点。

以上所揭露的仅为本实用新型较佳实施例而已，当然不能以此来限定本实用新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的范围。

Claims (10)

1.一种双电源输入防倒灌保护电路，其特征在于，包括：

第一保护电路，一端与第一外部电源的输出端及第一开关电路的输入端连接，另一端接地，用于对第一外部电源输入的第一电压进行隔离以保护所述第一开关电路；

所述第一开关电路，输出端与负载及第二开关电路的输出端连接，用于接收所述第一外部电源输入的第一电压并控制所述第一外部电源和所述负载之间的通路的导通或断开；

第二保护电路，一端与所述第一开关电路的输出端连接，另一端与所述第一保护电路的另一端连接并接地，用于对通过所述第二保护电路输出的第一电压进行隔离以保护所述负载；

第三保护电路，一端与第二外部电源的输出端及第二开关电路的输入端连接，另一端接地，用于对第二外部电源输入的第二电压进行隔离以保护所述第二开关电路；

所述第二开关电路，输出端与所述负载及第一开关电路的输出端连接，用于接收所述第二外部电源输入的第二电压并控制所述第二外部电源和所述负载之间的通路的导通或断开；

第四保护电路，一端与所述第二开关电路的输出端连接，另一端与所述第三保护电路的另一端连接并接地，用于对通过所述第二开关电路输出的第二电压进行隔离以保护所述负载；

当所述第一电压大于所述第二电压时，所述第一开关电路还用于防止所述第一电压倒灌至所述第二开关电路；

当所述第二电压大于所述第一电压时，所述第二开关电路还用于防止所述第二电压倒灌至所述第一开关电路。

2.根据权利要求1所述的双电源输入防倒灌保护电路，其特征在于，

所述第一保护电路包括：第一二极管和第一三极管；

所述第一二极管的阳极与所述第一外部电源的输出端连接，所述第一二极管的阴极与所述第一三极管的发射极连接；

所述第一三极管的基极接地，所述第一三极管的集电极与所述第二保护电路的另一端连接。

3.根据权利要求2所述的双电源输入防倒灌保护电路，其特征在于，

所述第一开关电路包括：第一PMOS管；

所述第一PMOS管的漏极与所述第一外部电源的输出端连接，所述第一PMOS管的源极与所述负载、第二开关电路的输出端及所述第二保护电路的一端连接，所述第一PMOS管的栅极接地。

4.根据权利要求3所述的双电源输入防倒灌保护电路，其特征在于，

所述第二保护电路包括：第二二极管和第二三极管；

所述第二二极管的阳极与所述第一PMOS管的源极及所述负载连接，所述第二二极管的阴极与所述第二三极管的发射极连接；

所述第二三极管的基极与所述第一三极管的基极连接并接地，所述第二三极管的集电极接地。

5.根据权利要求1所述的双电源输入防倒灌保护电路，其特征在于，

所述第三保护电路包括：第三二极管和第三三极管；

所述第三二极管的阳极与所述第二外部电源的输出端连接，所述第三二极管的阴极与所述第三三极管的发射极连接；

所述第三三极管的基极接地，所述第三三极管的集电极与所述第四保护电路另一端连接。

6.根据权利要求5所述的双电源输入防倒灌保护电路，其特征在于，

所述第二开关电路包括：第二PMOS管；

所述第二PMOS管的漏极与所述第二外部电源的输出端连接，所述第二PMOS管的源极与所述负载、所述第一开关电路的输出端及所述第四保护电路的一端连接，所述第二PMOS管的栅极接地。

7.根据权利要求6所述的双电源输入防倒灌保护电路，其特征在于，

所述第四保护电路包括：第四二极管和第四三极管；

所述第四二极管的阳极与第二PMOS管的漏极，所述第四二极管的阴极与所述第四三极管的发射极连接；

所述第四三极管的基极与所述第三三极管的基极连接并接地，所述第四三极管的集电极接地。

8.根据权利要求4所述的双电源输入防倒灌保护电路，其特征在于，

所述第一保护电路还包括：第一电阻；

所述第二保护电路还包括：第二电阻；

所述第一电阻的一端与所述第一三极管的集电极连接，另一端接地；

所述第二电阻的一端与所述第二三极管的集电极及所述第一PMOS管的栅极连接并接地。

9.根据权利要求7所述的双电源输入防倒灌保护电路，其特征在于，

所述第三保护电路还包括：第三电阻；

所述第四保护电路还包括：第四电阻；

所述第三电阻的一端与所述第三三极管的集电极连接，另一端接地；

所述第四电阻的一端与所述第四三极管的集电极及所述第二PMOS管的栅极连接并接地。

10.一种供电装置，其特征在于，包括：第一外部电源、第二外部电源及如权利要求1-9任一项所述的双电源输入防倒灌保护电路，所述第一外部电源的输出端和所述第二外部电源的输出端均与所述双电源输入防倒灌保护电路的输入端连接。