CN219999343U - 滤波器电路以及滤波器模组 - Google Patents

Abstract

本申请公开了一种滤波器电路以及滤波器模组，该滤波器电路包括第一串联谐振模块、第二串联谐振模块、第一并联谐振模块以及第二并联谐振模块。其中，第二串联谐振模块和第一串联谐振模块相串联，第一并联谐振模块的一端连接于第一串联谐振模块和第二串联谐振模块之间的公共端，另一端接地。第二并联谐振模块的一端连接于第一串联谐振模块和第二串联谐振模块之间的公共端，另一端接地。第二并联谐振模块包括开关，开关处于闭合状态时的基波信号的频带宽度与开关处于断开状态时的基波信号的频带宽度不相同。因此，通过控制开关的工作状态，能够控制第二并联谐振模块是否接入滤波器电路以调整基波信号的频带宽度，以实现对不同频带宽度的切换。

Description

滤波器电路以及滤波器模组

技术领域

本申请涉及射频技术领域，更具体地，涉及一种滤波器电路以及滤波器模组。

背景技术

现有的具备无线移动通信功能的电子设备通常支持多个频段和多种制式(简称为多频多模)的无线通信技术，也即，在电子设备中需要采用多模多频的射频前端架构。

具体而言，当射频信号经过功率放大器(Power Amplifier,PA)的处理之后且发射至天线之前，需要经过滤波器对射频信号中的干扰频率分量进行滤波处理，从而提高射频信号的输出质量。

然而在电子设备需要输出多种不同频段的射频信号的情况下，设计一种滤波带宽可切换的滤波器成为了科研人员的研发重点。

实用新型内容

本申请实施例提供一种射频功率放大电路以及射频前端模组。

根据本申请的第一方面，本申请实施例提供一种滤波器电路，该滤波器电路包括第一串联谐振模块、第二串联谐振模块、第一并联谐振模块以及第二并联谐振模块。其中，第一串联谐振模块的谐振频率与输入滤波器电路的射频信号中基波信号的频率之间的第一比值大于或等于2。第二串联谐振模块和第一串联谐振模块相串联，第二串联谐振模块的谐振频率与基波信号的频率之间的第二比值大于或等于2；第二比值和第一比值不相等。第一并联谐振模块的一端连接于第一串联谐振模块和第二串联谐振模块之间的公共端，另一端接地；第一并联谐振模块的第一谐振频率小于基波信号的频率。第二并联谐振模块的一端连接于第一串联谐振模块和第二串联谐振模块之间的公共端，另一端接地；第二并联谐振模块包括开关，开关处于闭合状态时的基波信号的频带宽度与开关处于断开状态时的基波信号的频带宽度不相同。

其中，在一些可选实施例中，第二并联谐振模块还包括第一电容、第一电感和第二电容，第一电容和第一电感相并联以形成并联谐振支路，并联谐振支路的一端通过第二电容连接于第一串联谐振模块和第二串联谐振模块之间的公共端，另一端接地；开关连接在并联谐振支路中。

其中，在一些可选实施例中，开关串联在第一电容所在的支路中。

其中，在一些可选实施例中，第二并联谐振模块还包括第二电感，并联谐振支路的一端通过第二电感连接于第二电容的一端，第二电容的另一端连接于第一串联谐振模块和第二串联谐振模块之间的公共端；并联谐振支路的另一端接地。

其中，在一些可选实施例中，滤波器电路还包括第三并联谐振模块，第三并联谐振模块的一端连接于第一串联谐振模块和第二串联谐振模块所在的串联支路，另一端接地；第三并联谐振模块的第二谐振频率小于基波信号的频率，且第二谐振频率和第一谐振频率不相同。

其中，在一些可选实施例中，第一并联谐振模块的一端连接于第一串联谐振模块和第二串联谐振模块之间的第一公共端，另一端接地；第三并联谐振模块的一端连接于第一串联谐振模块和第二串联谐振模块之间的第二公共端，另一端接地；滤波器电路还包括第三电容，第三电容串联在串联支路中，且连接在第一公共端和第二公共端之间。

其中，在一些可选实施例中，第三并联谐振模块包括第三电感、第四电容和第五电容，第三电感和第四电容并联后形成的一端连接于第五电容的一端，另一端接地；第五电容的另一端连接于第一串联谐振模块和第二串联谐振模块所在的串联支路。

其中，在一些可选实施例中，第一串联谐振模块包括第四电感、第六电容和第七电容，第四电感和第六电容相串联以形成第一串联谐振支路；第七电容和第一串联谐振支路相并联后连接于第二串联谐振模块；或第一串联谐振模块包括第五电感、第六电感和第八电容，第五电感和第八电容相并联；第六电感的一端连接于第五电感和第八电容之间的公共端，另一端连接于第二串联谐振模块。

其中，在一些可选实施例中，第二串联谐振模块包括第七电感、第九电容和第十电容，第七电感和第九电容相串联以形成第二串联谐振支路；第十电容和第二串联谐振支路相并联后连接于第一串联谐振模块；或第二串联谐振模块包括第八电感、第九电感和第十一电容，第八电感和第十一电容相并联；第九电感的一端连接于第八电感和第十一电容之间的公共端，另一端连接于第一串联谐振模块。

其中，在一些可选实施例中，第一并联谐振模块包括第十电感、第十二电容和第十三电容，第十电感和第十二电容并联后形成的一端连接于第十三电容的一端，另一端接地；第十三电容的另一端连接于第一串联谐振模块和第二串联谐振模块之间的公共端。

其中，在一些可选实施例中，第一比值为2，第二比值为3。

其中，在一些可选实施例中，第一谐振频率为1.7GHz至1.8GHz，或第一谐振频率为2.4GHz。

其中，在一些可选实施例中，开关处于闭合状态时的基波信号的频带宽度小于开关处于断开状态时的基波信号的频带宽度。

其中，在一些可选实施例中，在开关处于闭合状态的情况下，基波信号的频率为3.3GHz至4.2GHz；在开关处于断开状态的情况下，基波信号的频率为3.3GHz至5GHz。

根据本申请的第二方面，本申请实施例提供一种滤波器模组，该滤波器模组包括上述的滤波器电路。

根据本申请的第三方面，本申请实施例还提供一种滤波器模组，该滤波器模组包括基板、第一芯片、第二芯片以及第一走线。其中，基板设有接地端口。第一芯片设置于基板，且设有第一引脚。第二芯片设置于基板，且设有第二引脚和第三引脚，第二引脚和第三引脚电性连接，第三引脚连接于接地端口；第二芯片包括第一指定电容以及开关，第一指定电容的一端连接于第二引脚，另一端连接于开关的一端；开关的另一端连接于第三引脚。第一走线设置于基板，且连接在第一引脚和第二引脚之间。

其中，在一些可选实施例中，滤波器模组还包括第二走线或贴片电感，第二走线或贴片电感设置于基板，且连接在第二引脚和第三引脚之间。

其中，在一些可选实施例中，第一芯片包括第二指定电容、第一串联谐振模块、第二串联谐振模块和第一并联谐振模块；第二串联谐振模块和第一串联谐振模块相串联；第一并联谐振模块的一端连接于第一串联谐振模块和第二串联谐振模块之间的公共端，另一端连接于接地端口；第二指定电容的一端连接于第一串联谐振模块和第二串联谐振模块之间的公共端，另一端连接于第一引脚。

其中，在一些可选实施例中，第一芯片为集成产品开发芯片，第二芯片为绝缘体上硅芯片。

本申请提供了一种滤波器电路，该滤波器电路包括第一串联谐振模块、第二串联谐振模块、第一并联谐振模块以及第二并联谐振模块。第二并联谐振模块包括开关，开关处于闭合状态时的基波信号的频带宽度与开关处于断开状态时的基波信号的频带宽度不相同。因此，滤波器电路可以通过控制该开关的工作状态，进而控制第二并联谐振模块是否接入滤波器电路以调整基波信号的频带宽度，以实现对不同频带宽度的切换。例如，当开关处于闭合状态时，第二并联谐振模块会抑制指定谐振频率信号及其附近频带(例如：5G附近频带)对应的信号，进而减小基波信号的频带宽度。当基波信号为3.3GHz至5GHz的情况下，第二并联谐振模块可以抑制基波信号中5G附近频带(例如：频段为4.2GHz至5GHz)的信号，使得在第二并联谐振模块接入滤波器电路的情况下，输出的射频信号从3.3GHz至5GHz调整至3.3GHz至4.2GHz，进而实现了滤波器电路从宽带滤波器到窄带滤波器的切换。

本申请还提供了一种滤波器模组，该滤波器模组包括基板、第一芯片、第二芯片和第一走线。其中，第一芯片的第一引脚和第二芯片的第二引脚通过第一走线相连接，第二芯片的第三引脚连接于基板的接地端口并与第二引脚电性连接。第二芯片包括第一指定电容和开关，第一指定电容和开关串联后连接在第二引脚和第三引脚之间。因此，当开关处于断开状态的情况下，可以减小开关所等效的寄生电容对滤波器模组影响保证了滤波器模组的滤波能力。进一步地，第一走线可以灵活地布局在基板上，使得滤波器模组的整体结构更加紧凑。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请第一实施例提供的滤波器模组的结构示意图。

图2是图1中滤波器电路的第一种结构示意图。

图3是图1中滤波器电路的第二种结构示意图。

图4是图1中滤波器电路的第三种结构示意图。

图5是图1中滤波器电路的第四种结构示意图。

图6是图1中滤波器电路的第五种结构示意图。

图7是图1中滤波器电路的第六种结构示意图。

图8是本申请第二实施例提供的滤波器模组的结构示意图。

图9是图8所示滤波器模组的另一种结构示意图。

图10是图8所示滤波器模组的又一种结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1，本申请第一实施例提供了一种滤波器电路100以及设置有该滤波器电路100的滤波器模组200。其中，滤波器模组200可以设置在功率放大器(Power Amplifier,PA)和天线之间，用于对经过功率放大器后的射频信号进行滤波，也即滤除射频信号中的干扰频率分量，从而提高射频信号的输出质量。具体地，滤波器电路100可以应用于智能手机、平板电脑、智能手表等4G、5G通信设备。

在本实施例中，滤波器电路200可以包括第一串联谐振模块10、第二串联谐振模块20、第一并联谐振模块30和第二并联谐振模块40。其中，第一串联谐振模块10的谐振频率与输入滤波器电路200的射频信号中基波信号的频率之间的第一比值大于或等于2。第二串联谐振模块20和第一串联谐振模块10相串联，第二串联谐振模块20的谐振频率与基波信号的频率之间的第二比值大于或等于2；第二比值和第一比值不相等。第一并联谐振模块30的一端连接于第一串联谐振模块10和第二串联谐振模块20之间的公共端，另一端接地；第一并联谐振模块30的第一谐振频率小于基波信号的频率。第二并联谐振模块40的一端连接于第一串联谐振模块10和第二串联谐振模块20之间的公共端，另一端接地；第二并联谐振模块40包括开关410，开关410处于闭合状态时的基波信号的频带宽度与开关410处于断开状态时的基波信号的频带宽度不相同。

因此，滤波器电路100可以通过控制该开关410的工作状态，进而控制第二并联谐振模块40是否接入滤波器电路100以调整基波信号的频带宽度，以实现对不同频带宽度的切换。例如，当开关410处于闭合状态时，第二并联谐振模块40会抑制指定谐振频率信号及其附近频带(例如：5G附近频带)对应的信号，进而减小基波信号的频带宽度。当基波信号为3.3GHz至5GHz的情况下，第二并联谐振模块40可以抑制基波信号中5G附近频带(例如：频段为4.2GHz至5GHz)的信号，使得在第二并联谐振模块40接入滤波器电路100的情况下，输出的射频信号从3.3GHz至5GHz调整至3.3GHz至4.2GHz，进而实现了滤波器电路100从宽带滤波器到窄带滤波器的切换。

下面对滤波器电路100中的各个模块进行详细介绍。

第二并联谐振模块40的一端连接于第一串联谐振模块10和第二串联谐振模块20之间的公共端，另一端接地。当该第二并联谐振模块40的谐振频率设置在指定谐振频率下时，第二并联谐振模块40能够用于抑制输入滤波器电路100的射频信号中指定谐振频率及其附近频带对应的信号。例如，在指定谐振频率为6.6至7GHz的情况下，第二并联谐振模块40可以抑制射频信号中4.2GHz至7.5GHz对应的部分频点。

在本实施例中，第二并联谐振模块40可以包括开关410，滤波器电路100可以通过控制该开关410的工作状态，能够控制第二并联谐振模块40是否接入滤波器电路100。由于第二并联谐振模块40能够对射频信号中的部分频点进行抑制，因此，当开关410处于闭合状态时的基波信号的频带宽度与开关410处于断开状态时的基波信号的频带宽度不相同。

这里需要说明的是，“基波信号”是指输入滤波器电路100的射频信号，具体地，基波信号的频率由滤波器电路100具体应用的通信设备决定。例如，若通信设备工作在N77频段，则基波信号的频率可以为3.3GHz至4.2GHz；若通信设备工作在N78频段，则基波信号的频率可以为3.3GHz至3.8GHz；若通信设备工作在N79频段，则基波信号的频率可以为4.5GHz至5GHz。在本实施例中，滤波器电路100需要对N77频段和N79频段对应的射频信号进行滤波，也即，输入滤波器电路100的基波信号的频率为3.3GHz至5GHz，则该基波信号的频带宽度为1.7GHz。

在一些可能的实施例中，当开关410处于闭合状态时，第二并联谐振模块40接入滤波器电路100。此时，第二并联谐振模块40对射频信号中的部分频点进行抑制，使得开关410处于闭合状态时的基波信号的频带宽度小于开关410处于断开状态时的基波信号的频带宽度，进而实现了对不同频带宽度的切换。

具体地，以基波信号的频率为3.3GHz至5GHz，第二并联谐振模块40可以抑制射频信号中4.2GHz至7.5GHz对应的部分频点为例，则在开关410处于闭合状态的情况下，基波信号中的4.2GHz至5GHz对应的部分频点被抑制，则抑制后的基波信号的频率为3.3GHz至4.2GHz，此时，基波信号的频带宽度为0.9GHz，该滤波器电路100为窄带滤波器。在开关410处于断开状态的情况下，基波信号的频率为3.3GHz至5GHz，此时，基波信号的频带宽度为1.7GHz，该滤波器电路100为宽带滤波器，进而实现了对滤波器电路100在窄带滤波器和宽带滤波器之间的切换。

在本实施例中，请参阅图3，第二并联谐振模块40还可以包括第一电容C1、第一电感L1和第二电容C2。其中，第一电容C1和第一电感L1相并联以形成并联谐振支路430。并联谐振支路430的一端通过第二电容C2连接于第一串联谐振模块10和第二串联谐振模块20之间的公共端，另一端接地。因此，第一电容C1和第一电感L1两者构成并联谐振后，再和第二电容C2构成串联谐振。开关410连接在并联谐振支路430中，因此，当开关410处于断开状态时，开关410可以等效为一个寄生电容，开关410在断开状态下的等效电容Coff与第一电容C1串联后相当于一个电容值较小的小电容，该小电容再跟第一电感L1谐振在高频率点，由于谐振频率较高，因此对频带内的信号影响较小。具体地，第一电容C1、第一电感L1和第二电容C2可以是贴片式元件或者是插接式元件，本实施例对此不作具体限制。

在一些可能的实施例中，开关410可以串联在第一电容C1所在的支路中。因此，当开关410处于断开状态时，开关410所等效的寄生电容Coff和第一电容C1相串联后相当于一个电容值较小的小电容，该小电容再跟第一电感L1谐振在高频率点，由于谐振频率较高，因此对频带内的信号影响较小，进而明显减小寄生电容带来的影响，保证了滤波器电路100的滤波能力。

在本实施例中，第二并联谐振模块40还可以包括第二电感L2，并联谐振支路430的一端通过第二电感L2连接于第二电容的一端，第二电容的另一端连接于第一串联谐振模块10和第二串联谐振模块20之间的公共端，并联谐振支路430的另一端接地。因此，第一电容C1和第一电感L1两者构成并联谐振后，再和第二电容C2和第二电感L2构成串联谐振，以提高第二并联谐振模块40的滤波能力。具体地，第二电感L2可以是贴片式元件或者是插接式元件，本实施例对此不作具体限制。

这里需要说明的是，在图3所示的电路中，在第二并联谐振模块40中的开关410处于闭合状态时，第一电容C1、第一电感L1、第二电容C2和第二电感L2四者构成的谐振频率在6.6GHz至7GHz之间，因此可以同时对5G附近频带(例如：频段为4.2GHz至5GHz)的信号进行抑制，进而抑制基波信号中的部分频点。在开关410处于断开状态时，第一电容C1处于断路状态，此时，第一电感L1、第二电容C2和第二电感L2三者构成的谐振频率大于15GHz，该谐振频率远大于基波信号的频率(也即，3.3GHz至5GHz)，因此，当开关410处于断开状态时，第二并联谐振模块40不会对基波信号进行抑制。具体地，第一电容C1、第一电感L1、第二电容C2和第二电感L2的具体参数可以根据第二并联谐振模块40需要达到的谐振频率计算得出，也可以由研发人员基于滤波器电路100的实际工作情况进行调整，本实施例对此不作具体限定。

此外，由于基波信号包括N77频段(也即，3.3GHz至4.2GHz)对应的射频信号，因此，在第二并联谐振模块40的谐振频率在6.6GHz至7GHz之间时，第二并联谐振模块40还可以对N77频段对应的二次谐波信号进行抑制，以提高滤波器电路100的滤波能力。

在本实施例中，滤波器电路200还可以包括第三并联谐振模块50。第三并联谐振模块50的谐振频率为第二谐振频率，因此，其能够用于抑制输入滤波器电路100的射频信号中第二谐振频率对应的信号。具体地，第二谐振频率可以小于基波信号的频率，例如，以基波信号的频率为3.3GHz至5GHz为例。第二谐振频率可以为1.7GHz至1.8GHz或第二谐振频率可以为2.4GHz。在第二谐振频率为1.7GHz至1.8GHz的情况下，第三并联谐振模块50能够对低频B3频段的信号进行抑制；在第二谐振频率为2.4GHz的情况下，第三并联谐振模块50能够对WIFI2.4GHz频段的信号进行抑制，以提高滤波器电路100的滤波能力。

第三并联谐振模块50的一端连接于第一串联谐振模块10和第二串联谐振模块20所在的串联支路，另一端接地。在一些可能的实施例中，第三并联谐振模块50可以和第一并联谐振模块30分别连接在第一串联谐振模块10的相对两侧，第三并联谐振模块50也可以和第一并联谐振模块30分别连接在第二串联谐振模块20的相对两侧。

在另一些可能的实施例中，第三并联谐振模块50可以和第一并联谐振模块30均连接在第一串联谐振模块10和第二串联谐振模块20之间的公共端。具体地，请参阅图4，第一并联谐振模块30的一端连接于第一串联谐振模块10和第二串联谐振模块20之间的第一公共端31，另一端接地。第三并联谐振模块50的一端连接于第一串联谐振模块10和第二串联谐振模块20之间的第二公共端32，另一端接地。在本实施例中，滤波器电路200还可以包括第三电容C3，第三电容C3串联在串联支路中，且连接在第一公共端31和第二公共端32之间。因此，第一并联谐振模块30和第三并联谐振模块50之间通过第三电容C3耦合连接，可以加强滤波器电路100对低频段的滤波能力。具体地，第三电容C3可以是贴片式电容或者是插接式电容，本实施例对第三电容C3的具体实现方式和参数不作限制。

在本实施例中，第三并联谐振模块50可以包括第三电感L3、第四电容C4和第五电容C5，第三电感L3和第四电容C4并联后形成的一端连接于第五电容C5的一端，另一端接地。第五电容C5的另一端连接于第一串联谐振模块10和第二串联谐振模块20所在的串联支路。由于第三并联谐振模块50用于对低频信号进行抑制，因此，第三电感L3和第四电容C4可以等效为一个电感，该电感和第五电容C5构成串联谐振。具体地，第三电感L3、第四电容C4和第五电容C5可以是贴片式元件或者是插接式元件，第三电感L3、第四电容C4和第五电容C5的具体参数可以根据第三并联谐振模块50需要达到的谐振频率计算得出，也可以由研发人员基于滤波器电路100的实际工作情况进行调整，本实施例对此不作具体限定。

请参阅图5和图6，第一串联谐振模块10和第二串联谐振模块20相串联后，连接在第一信号端11和第二信号端12之间。其中，第一信号端11可以是滤波器电路100的射频信号输入端，第二信号端12为射频信号输出端。第一信号端11也可以是滤波器电路100的射频信号输出端，第二信号端12为射频信号输入端。第一串联谐振模块10和第二串联谐振模块20分别用于对输入滤波器电路200的射频信号中基波信号对应的高次谐波信号进行抑制。具体地，第一串联谐振模块10的谐振频率与输入滤波器电路200的射频信号中基波信号的频率之间的第一比值大于或等于2。例如，第一比值可以为2、3、4等等。当第一比值为2时，第一串联谐振模块10可以抑制基波信号对应的二次谐波信号。同样地，第二串联谐振模块20的谐振频率与基波信号的频率之间的第二比值大于或等于2，且第二比值和第一比值不相等。例如，第二比值可以为2、3、4等等。当第二比值为3时，第二串联谐振模块20可以抑制基波信号对应的三次谐波信号。

在一些可能的实施例中，请参阅图5，第一串联谐振模块10包括第四电感L4、第六电容C6和第七电容C7，第四电感L4和第六电容C6相串联以形成第一串联谐振支路110。第七电容C7和第一串联谐振支路110相并联后连接于第二串联谐振模块20。由于第一串联谐振模块10用于对高频信号进行抑制，因此，第四电感L4和第六电容C6可以等效为一个电感，该电感和第七电容C7构成并联谐振。具体地，第四电感L4、第六电容C6和第七电容C7可以是贴片式元件或者是插接式元件，第四电感L4、第六电容C6和第七电容C7的具体参数可以根据第一串联谐振模块10需要达到的谐振频率计算得出，也可以由研发人员基于滤波器电路100的实际工作情况进行调整，本实施例对此不作具体限定。

在另一些可能的实施例中，请参阅图6，第一串联谐振模块10包括第五电感L5、第六电感L6和第八电容C8，第五电感L5和第八电容C8相并联。第六电感L6的一端连接于第五电感L5和第八电容C8之间的公共端，另一端连接于第二串联谐振模块20。由于第一串联谐振模块10用于对高频信号进行抑制，因此，第五电感L5和第八电容C8可以等效为一个电容，该电容和第六电感L6构成串联谐振。具体地，第五电感L5、第六电感L6和第八电容C8可以是贴片式元件或者是插接式元件，第五电感L5、第六电感L6和第八电容C8的具体参数可以根据第一串联谐振模块10需要达到的谐振频率计算得出，也可以由研发人员基于滤波器电路100的实际工作情况进行调整，本实施例对此不作具体限定。

在一些可能的实施例中，请再次参阅图5，第二串联谐振模块20可以包括第七电感L7、第九电容C9和第十电容C10，第七电感L7和第九电容C9相串联以形成第二串联谐振支路210。第十电容C10和第二串联谐振支路210相并联后连接于第一串联谐振模块10。由于第一串联谐振模块10用于对高频信号进行抑制，因此，第七电感L7和第九电容C9可以等效为一个电感，该电感和第十电容C10构成并联谐振。具体地，第七电感L7、第九电容C9和第十电容C10可以是贴片式元件或者是插接式元件，第七电感L7、第九电容C9和第十电容C10的具体参数可以根据第二串联谐振模块20需要达到的谐振频率计算得出，也可以由研发人员基于滤波器电路100的实际工作情况进行调整，本实施例对此不作具体限定。

在另一些可能的实施例中，请再次参阅图6，第二串联谐振模块20可以包括第八电感L8、第九电感L9和第十一电容C11，第八电感L8和第十一电容C11相并联。第九电感L9的一端连接于第八电感L8和第十一电容C11之间的公共端，另一端连接于第一串联谐振模块10。由于第二串联谐振模块20用于对高频信号进行抑制，因此，第八电感L8和第十一电容C11可以等效为一个电容，该电容和第九电感L9构成串联谐振。具体地，第八电感L8、第九电感L9和第十一电容C11可以是贴片式元件或者是插接式元件，第八电感L8、第九电感L9和第十一电容C11的具体参数可以根据第二串联谐振模块20需要达到的谐振频率计算得出，也可以由研发人员基于滤波器电路100的实际工作情况进行调整，本实施例对此不作具体限定。

第一并联谐振模块30的一端连接于第一串联谐振模块10和第二串联谐振模块20之间的公共端，另一端接地。第一并联谐振模块30的谐振频率为第一谐振频率，因此，其能够用于抑制输入滤波器电路100的射频信号中第一谐振频率对应的信号。具体地，第一谐振频率可以小于基波信号的频率，例如，以基波信号的频率为3.3GHz至5GHz为例。第一谐振频率可以为1.7GHz至1.8GHz或第一谐振频率可以为2.4GHz。在第一谐振频率为1.7GHz至1.8GHz的情况下，第一并联谐振模块30能够对低频B3频段的信号进行抑制；在第一谐振频率为2.4GHz的情况下，第一并联谐振模块30能够对WIFI2.4GHz频段的信号进行抑制，以提高滤波器电路100的滤波能力。

在本实施例中，第一并联谐振模块30对应的第一谐振频率和第三并联谐振模块50对应的第二谐振频率不相同。因此，第一并联谐振模块30和第三并联谐振模块50可以分别抑制不同的频点信号。示例性地，第一谐振频率可以为1.7GHz至1.8GHz，第二谐振频率可以为2.4GHz，也即，第一并联谐振模块30能够对低频B3频段的信号进行抑制，第三并联谐振模块50能够对WIFI2.4GHz频段的信号进行抑制，进而提高了滤波器电路100的对低频段的抑制能力。

请参阅图7，第一并联谐振模块30可以包括第十电感L10、第十二电容C12和第十三电容C13，第十电感L10和第十二电容C12并联后形成的一端连接于第十三电容C13的一端，另一端接地。第十三电容C13的另一端连接于第一串联谐振模块10和第二串联谐振模块20之间的公共端。由于第一并联谐振模块30用于对低频信号进行抑制，因此，第十电感L10和第十二电容C12可以等效为一个电感，该电感和第十三电容C13构成串联谐振。具体地，第十电感L10、第十二电容C12和第十三电容C13可以是贴片式元件或者是插接式元件，第十电感L10、第十二电容C12和第十三电容C13的具体参数可以根据第一并联谐振模块30需要达到的谐振频率计算得出，也可以由研发人员基于滤波器电路100的实际工作情况进行调整，本实施例对此不作具体限定。

本申请第一实施例提供了一种滤波器电路100以及设置有该滤波器电路100的滤波器模组200。该滤波器电路200可以包括第一串联谐振模块10、第二串联谐振模块20、第一并联谐振模块30和第二并联谐振模块40。其中，第一串联谐振模块10的谐振频率与输入滤波器电路200的射频信号中基波信号的频率之间的第一比值大于或等于2。第二串联谐振模块20和第一串联谐振模块10相串联，第二串联谐振模块20的谐振频率与基波信号的频率之间的第二比值大于或等于2；第二比值和第一比值不相等。第一并联谐振模块30的一端连接于第一串联谐振模块10和第二串联谐振模块20之间的公共端，另一端接地；第一并联谐振模块30的第一谐振频率小于基波信号的频率。第二并联谐振模块40的一端连接于第一串联谐振模块10和第二串联谐振模块20之间的公共端，另一端接地；第二并联谐振模块40包括开关410，开关410处于闭合状态时的基波信号的频带宽度与开关410处于断开状态时的基波信号的频带宽度不相同。

因此，滤波器电路100可以通过控制该开关410的工作状态，进而控制第二并联谐振模块40是否接入滤波器电路100以调整基波信号的频带宽度，以实现对不同频带宽度的切换。例如，当开关410处于闭合状态时，第二并联谐振模块40会抑制指定谐振频率信号及其附近频带(例如：5G附近频带)对应的信号，进而减小基波信号的频带宽度。当基波信号为3.3GHz至5GHz的情况下，第二并联谐振模块40可以抑制基波信号中5G附近频带(例如：频段为4.2GHz至5GHz)的信号，使得在第二并联谐振模块40接入滤波器电路100的情况下，输出的射频信号从3.3GHz至5GHz调整至3.3GHz至4.2GHz，进而实现了滤波器电路100从宽带滤波器到窄带滤波器的切换。

请参阅图8，本申请第二实施例还提供了一种滤波器模组600，该滤波器模组600可以设置在功率放大器(Power Amplifier,PA)和天线之间，用于对经过功率放大器后的射频信号进行滤波，也即滤除射频信号中的干扰频率分量，从而提高射频信号的输出质量。具体地，滤波器模组600可以应用于智能手机、平板电脑、智能手表等4G、5G通信设备。

在本实施例中，滤波器模组600可以包括基板610、第一芯片620、第二芯片630和第一走线640。其中，基板610设有接地端口6100。第一芯片620设置于基板610，且设有第一引脚6200。第二芯片630设置于基板610，且设有第二引脚6300和第三引脚6310，第二引脚6300和第三引脚6310电性连接，第三引脚6310连接于接地端口6100；第二芯片630包括第一指定电容6320以及开关6330，第一指定电容6320的一端连接于第二引脚6300，另一端连接于开关6330的一端；开关6330的另一端连接于第三引脚6310。第一走线640设置于基板610，且连接在第一引脚6200和第二引脚6300之间。

由于第二芯片630中的第一指定电容6320和开关6330串联后连接在第二引脚6300和第三引脚6310之间。因此，当开关6330处于断开状态的情况下，可以减小开关6330所等效的寄生电容对滤波器模组600影响，保证了滤波器模组600的滤波能力。进一步地，第一走线640可以灵活地布局在基板610上，使得滤波器模组600的整体结构更加紧凑。

下面对滤波器模组600中的各个元件进行详细介绍。

基板610大致呈矩形，用于对滤波器模组600中的元件(例如，第一芯片620、第二芯片630和第一走线640等)起固定支撑的作用。具体地，基板610可以为覆铜箔层压板，通过对覆铜箔层压板进行孔加工、化学镀铜、电镀铜、蚀刻等加工，可以在基板610的表面印刷出电路。在本实施例中，基板610设有接地端口6100。其中，接地端口6100可以设置在基板610的边缘位置，本实施例对接地端口6100的具体设置位置不作限定。

第一芯片620设置于基板610，且设有第一引脚6200。具体地，第一芯片620可以贴设于基板610、也可以插设于基板610、或者是通过焊接(例如，锡焊)的方式焊在基板610上。

在本实施例中，请参阅图9，第一芯片620可以包括第二指定电容6210、第一串联谐振模块6220、第二串联谐振模块6230和第一并联谐振模块6240。其中，第二串联谐振模块6230和第一串联谐振模块6220相串联。第一并联谐振模块6240的一端连接于第一串联谐振模块6220和第二串联谐振模块6230之间的公共端，另一端连接于接地端口6100。第二指定电容6210的一端连接于第一串联谐振模块6220和第二串联谐振模块6230之间的公共端，另一端连接于第一引脚6200。

本实施例中的第二指定电容6210、第一串联谐振模块6220、第二串联谐振模块6230和第一并联谐振模块6240的其他特征可以分别参考并沿用第一实施例中的第二电容C2、第一串联谐振模块10、第二串联谐振模块20和第一并联谐振模块30的特征，为节省篇幅，此处不再一一赘述。同样地，在不冲突的情况下，第一实施例中的第二电容C2、第一串联谐振模块10、第二串联谐振模块20和第一并联谐振模块30也可以分别具备第二实施例中的第二指定电容6210、第一串联谐振模块6220、第二串联谐振模块6230的特征，两个实施例中的特征可以彼此结合。

在一些可能的实施例中，第一芯片620可以为集成产品开发(Integrated ProductDevelopment,IPD)芯片，IPD芯片具有结构紧凑，体积小等优势，进而缩小了滤波器模组600的整体面积。本实施例对第二指定电容6210、第一串联谐振模块6220、第二串联谐振模块6230和第一并联谐振模块6240在IPD芯片中的集成排列方式不作具体限定。

第二芯片630设置于基板610，且设有第二引脚6300和第三引脚6310。具体地，第二芯片630可以贴设于基板610、也可以插设于基板610、或者是通过焊接(例如，锡焊)的方式焊在基板610上。

在本实施例中，第二引脚6300和第三引脚6310电性连接，第三引脚6310连接于接地端口6100。第二芯片630包括第一指定电容6320以及开关6330，第一指定电容6320的一端连接于第二引脚6300，另一端连接于开关6330的一端，开关6330的另一端连接于第三引脚6310。

由于第二芯片630中的第一指定电容6320和开关6330串联后连接在第二引脚6300和第三引脚6310之间。因此，当开关6330处于断开状态的情况下，可以减小开关6330所等效的寄生电容对滤波器模组600影响，保证了滤波器模组600的滤波能力。

本实施例中的第一指定电容6320和开关6330的其他特征可以分别参考并沿用第一实施例中的第一电容C1和开关410的特征，为节省篇幅，此处不再一一赘述。同样地，在不冲突的情况下，第一实施例中的第一电容C1和开关410也可以分别具备第二实施例中的第一指定电容6320和开关6330的特征，两个实施例中的特征可以彼此结合。

在一些可能的实施例中，第二芯片630可以为绝缘体上硅(Silicon-On-Insulator,SOI)芯片。由于SOI芯片具有损耗低、寄生电容小的优势，保证了滤波器模组600的信号输出质量。

第一走线6340设置于基板610，且连接在第一引脚6200和第二引脚6300之间。具体地，第一走线640可以灵活地布局在基板610上，使得滤波器模组600的整体结构更加紧凑。在本实施例中，第一走线6340可以等效为第一引脚6200和第二引脚6300之间的一个电感，使得第一引脚6200和第二引脚6300之间无需再接入额外的电感，节省了滤波器模组600的硬件成本。具体地，第一走线6340所等效的电感可以视为第一实施例中的第二电感L2。

在一些可能的实施例中，请参阅图9，滤波器模组600还可以包括第二走线650，第二走线650设置于基板610，且连接在第二引脚6300和第三引脚6310之间。在本实施例中，第二走线650可以等效为第二引脚6300和第三引脚6310之间的一个电感，使得第二引脚6300和第三引脚6310之间无需再接入额外的电感，节省了滤波器模组600的硬件成本。具体地，第二走线650所等效的电感可以视为第一实施例中的第一电感L1。因此，本实施例中的第一指定电容6320、第二指定电容6210、第一走线6340、第二走线650和开关6330构成了第一实施例中的第二并联谐振模块40

在另一些可能的实施例中，请参阅图10，滤波器模组600还可以包括贴片电感660，贴片电感660设置于基板610，且连接在第二引脚6300和第三引脚6310之间。具体地，贴片电感660可以贴设于基板610，使得研发人员在调整谐振参数时，可以将贴片电感660拆卸后更换，提高了谐振参数调整的便利性。具体地，贴片电感660可以视为第一实施例中的第一电感L1。因此，本实施例中的第一指定电容6320、第二指定电容6210、第一走线6340、贴片电感660和开关6330构成了第一实施例中的第二并联谐振模块40

本实施例中的第二走线650或贴片电感660的其他特征可以参考并沿用第一实施例中的第一电感L1的特征，为节省篇幅，此处不再一一赘述。同样地，在不冲突的情况下，第一实施例中的第一电感L1也可以具备第二实施例中的第二走线650或贴片电感660的特征，两个实施例中的特征可以彼此结合。

本申请第二实施例还提供了一种滤波器模组600，该滤波器模组600可以包括基板610、第一芯片620、第二芯片630和第一走线640。其中，基板610设有接地端口6100。第一芯片620设置于基板610，且设有第一引脚6200。第二芯片630设置于基板610，且设有第二引脚6300和第三引脚6310，第二引脚6300和第三引脚6310电性连接，第三引脚6310连接于接地端口6100；第二芯片630包括第一指定电容6320以及开关6330，第一指定电容6320的一端连接于第二引脚6300，另一端连接于开关6330的一端；开关6330的另一端连接于第三引脚6310。第一走线640设置于基板610，且连接在第一引脚6200和第二引脚6300之间。

由于第二芯片630中的第一指定电容6320和开关6330串联后连接在第二引脚6300和第三引脚6310之间。因此，当开关6330处于断开状态的情况下，可以减小开关6330所等效的寄生电容对滤波器模组600影响，保证了滤波器模组600的滤波能力。进一步地，第一走线640可以灵活地布局在基板610上，使得滤波器模组600的整体结构更加紧凑。

在本申请说明书中，如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一组件。说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。如在通篇说明书及权利要求当中所提及的“包括”为一开放式用语，故应解释成“包含但不限定于”；“大致”是指本领域技术人员能够在一定误差范围内解决技术问题，基本达到技术效果。

在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“里”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请而简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定或限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或一体连接；可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接相连，也可以是两个元件内部的连通，也可以是仅为表面接触。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不驱使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (19)

1.一种滤波器电路，其特征在于，包括：

第一串联谐振模块，所述第一串联谐振模块的谐振频率与输入所述滤波器电路的射频信号中基波信号的频率之间的第一比值大于或等于2；

第二串联谐振模块，所述第二串联谐振模块和所述第一串联谐振模块相串联，所述第二串联谐振模块的谐振频率与所述基波信号的频率之间的第二比值大于或等于2；所述第二比值和所述第一比值不相等；

第一并联谐振模块，所述第一并联谐振模块的一端连接于所述第一串联谐振模块和所述第二串联谐振模块之间的公共端，另一端接地；所述第一并联谐振模块的第一谐振频率小于所述基波信号的频率；以及

第二并联谐振模块，所述第二并联谐振模块的一端连接于所述第一串联谐振模块和所述第二串联谐振模块之间的公共端，另一端接地；所述第二并联谐振模块包括开关，所述开关处于闭合状态时的所述基波信号的频带宽度与所述开关处于断开状态时的所述基波信号的频带宽度不相同。

2.根据权利要求1所述的滤波器电路，其特征在于，所述第二并联谐振模块还包括第一电容、第一电感和第二电容，所述第一电容和所述第一电感相并联以形成并联谐振支路，所述并联谐振支路的一端通过所述第二电容连接于所述第一串联谐振模块和所述第二串联谐振模块之间的公共端，另一端接地；

所述开关连接在所述并联谐振支路中。

3.根据权利要求2所述的滤波器电路，其特征在于，所述开关串联在所述第一电容所在的支路中。

4.根据权利要求2所述的滤波器电路，其特征在于，所述第二并联谐振模块还包括第二电感，所述并联谐振支路的一端通过所述第二电感连接于所述第二电容的一端，所述第二电容的另一端连接于所述第一串联谐振模块和所述第二串联谐振模块之间的公共端；所述并联谐振支路的另一端接地。

5.根据权利要求1至4中任意一项所述的滤波器电路，其特征在于，所述滤波器电路还包括第三并联谐振模块，所述第三并联谐振模块的一端连接于所述第一串联谐振模块和所述第二串联谐振模块所在的串联支路，另一端接地；所述第三并联谐振模块的第二谐振频率小于所述基波信号的频率，且所述第二谐振频率和所述第一谐振频率不相同。

6.根据权利要求5所述的滤波器电路，其特征在于，所述第一并联谐振模块的一端连接于所述第一串联谐振模块和所述第二串联谐振模块之间的第一公共端，另一端接地；所述第三并联谐振模块的一端连接于所述第一串联谐振模块和所述第二串联谐振模块之间的第二公共端，另一端接地；

所述滤波器电路还包括第三电容，所述第三电容串联在所述串联支路中，且连接在所述第一公共端和所述第二公共端之间。

7.根据权利要求5所述的滤波器电路，其特征在于，所述第三并联谐振模块包括第三电感、第四电容和第五电容，所述第三电感和所述第四电容并联后形成的一端连接于所述第五电容的一端，另一端接地；所述第五电容的另一端连接于所述第一串联谐振模块和所述第二串联谐振模块所在的串联支路。

8.根据权利要求1至4中任意一项所述的滤波器电路，其特征在于，所述第一串联谐振模块包括第四电感、第六电容和第七电容，所述第四电感和所述第六电容相串联以形成第一串联谐振支路；所述第七电容和所述第一串联谐振支路相并联后连接于所述第二串联谐振模块；或

所述第一串联谐振模块包括第五电感、第六电感和第八电容，所述第五电感和所述第八电容相并联；所述第六电感的一端连接于所述第五电感和所述第八电容之间的公共端，另一端连接于所述第二串联谐振模块。

9.根据权利要求1至4中任意一项所述的滤波器电路，其特征在于，所述第二串联谐振模块包括第七电感、第九电容和第十电容，所述第七电感和所述第九电容相串联以形成第二串联谐振支路；所述第十电容和所述第二串联谐振支路相并联后连接于所述第一串联谐振模块；或

所述第二串联谐振模块包括第八电感、第九电感和第十一电容，所述第八电感和所述第十一电容相并联；所述第九电感的一端连接于所述第八电感和所述第十一电容之间的公共端，另一端连接于所述第一串联谐振模块。

10.根据权利要求1至4中任意一项所述的滤波器电路，其特征在于，所述第一并联谐振模块包括第十电感、第十二电容和第十三电容，所述第十电感和所述第十二电容并联后形成的一端连接于所述第十三电容的一端，另一端接地；所述第十三电容的另一端连接于所述第一串联谐振模块和所述第二串联谐振模块之间的公共端。

11.根据权利要求1至4中任意一项所述的滤波器电路，其特征在于，所述第一比值为2，所述第二比值为3。

12.根据权利要求1至4中任意一项所述的滤波器电路，其特征在于，所述第一谐振频率为1.7GHz至1.8GHz，或所述第一谐振频率为2.4GHz。

13.根据权利要求1至4中任意一项所述的滤波器电路，其特征在于，所述开关处于闭合状态时的所述基波信号的频带宽度小于所述开关处于断开状态时的所述基波信号的频带宽度。

14.根据权利要求13所述的滤波器电路，其特征在于，在所述开关处于闭合状态的情况下，所述基波信号的频率为3.3GHz至4.2GHz；在所述开关处于断开状态的情况下，所述基波信号的频率为3.3GHz至5GHz。

15.一种滤波器模组，其特征在于，包括：如权利要求1至14中任意一项所述的滤波器电路。

16.一种滤波器模组，其特征在于，包括：

基板，所述基板设有接地端口；

第一芯片，所述第一芯片设置于所述基板，且设有第一引脚；

第二芯片，所述第二芯片设置于所述基板，且设有第二引脚和第三引脚，所述第二引脚和所述第三引脚电性连接，所述第三引脚连接于所述接地端口；所述第二芯片包括第一指定电容以及开关，所述第一指定电容的一端连接于所述第二引脚，另一端连接于所述开关的一端；所述开关的另一端连接于所述第三引脚；以及

第一走线，所述第一走线设置于所述基板，且连接在所述第一引脚和所述第二引脚之间。

17.根据权利要求16所述的滤波器模组，其特征在于，所述滤波器模组还包括第二走线或贴片电感，所述第二走线或所述贴片电感设置于所述基板，且连接在所述第二引脚和所述第三引脚之间。

18.根据权利要求16所述的滤波器模组，其特征在于，所述第一芯片包括第二指定电容、第一串联谐振模块、第二串联谐振模块和第一并联谐振模块；

所述第二串联谐振模块和所述第一串联谐振模块相串联；所述第一并联谐振模块的一端连接于所述第一串联谐振模块和所述第二串联谐振模块之间的公共端，另一端连接于所述接地端口；

所述第二指定电容的一端连接于所述第一串联谐振模块和所述第二串联谐振模块之间的公共端，另一端连接于所述第一引脚。

19.根据权利要求16至18任意一项所述的滤波器模组，其特征在于，所述第一芯片为集成产品开发芯片，所述第二芯片为绝缘体上硅芯片。