CN219980435U - 一种芯片顺序上电时序控制电路 - Google Patents
一种芯片顺序上电时序控制电路 Download PDFInfo
- Publication number
- CN219980435U CN219980435U CN202223536621.0U CN202223536621U CN219980435U CN 219980435 U CN219980435 U CN 219980435U CN 202223536621 U CN202223536621 U CN 202223536621U CN 219980435 U CN219980435 U CN 219980435U
- Authority
- CN
- China
- Prior art keywords
- converter
- power
- chip
- control circuit
- time sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 3
- 102100037069 Doublecortin domain-containing protein 1 Human genes 0.000 description 8
- 102100037070 Doublecortin domain-containing protein 2 Human genes 0.000 description 8
- 101000954712 Homo sapiens Doublecortin domain-containing protein 1 Proteins 0.000 description 8
- 101000954709 Homo sapiens Doublecortin domain-containing protein 2 Proteins 0.000 description 8
- 101000885387 Homo sapiens Serine/threonine-protein kinase DCLK2 Proteins 0.000 description 5
- 102100039775 Serine/threonine-protein kinase DCLK2 Human genes 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100263704 Arabidopsis thaliana VIN3 gene Proteins 0.000 description 1
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本实用新型公开了一种芯片顺序上电时序控制电路。该芯片顺序上电时序控制电路包括系统芯片和至少三个DC‑DC变换器。其中，每个DC‑DC变换器的输入端均与电源连接，每个DC‑DC变换器的输出端均与系统芯片连接，为系统芯片提供电源；第一DC‑DC变换器的使能端与电源VCC连接，第一DC‑DC变换器的输出状态端与第二DC‑DC变换器的使能端连接，第二DC‑DC变换器的输出状态端与第三DC‑DC变换器的使能端连接，依此类推，多个DC‑DC变换器依次相互连接；该芯片顺序上电时序控制电路通过硬件电路的巧妙设计实现系统芯片三路或者多路电源上电时序的控制，具有结构简单、性能可靠和降低成本等有益效果。
Description
技术领域
本实用新型涉及一种芯片顺序上电时序控制电路，属于芯片供电技术领域。
背景技术
随着半导体行业的迅猛发展，芯片的集成度越来越高，其供电电源也越来越复杂。通常，大多数芯片存在二路以上的供电电源，并且，对于上电时序都有着严格的要求。例如，多数处理器芯片要求核电压与IO电压间有一定的上电顺序，多数数模混合芯片要求模拟电源和数字电源间有一定的上电顺序等。如果上电顺序发生错误，轻则导致芯片无法正常运行，重则造成芯片永久性损伤，因此，合理的芯片上电时序控制是至关重要的。
在现有技术中，通常芯片上电时序控制大多通过可编程逻辑器件(CPLD)或电源管理芯片(PMIC)来实现，这两种方法都会增加硬件成本，对于电源较少的芯片或系统还会造成资源浪费。另一方面，这两种方法的使用均需烧录对应控制软件，进一步增加了软件开发成本以及后续版本维护成本。因此，为降低成本，在不依赖CPLD或PMIC芯片及其控制软件的情况下，如何通过硬件电路实现芯片二路或者多路电源上电时序的控制，是一个重要的技术研究课题。
在专利号为ZL 202120100053.6的中国实用新型中，公开了一种上电时序控制系统。该上电时序控制系统包括主控芯片、第一电源控制电路、第二电源控制电路、第三电源控制电路和第四电源控制电路；第一电源控制电路、第二电源控制电路和第三电源控制电路的输入电端均与电源连接，第一电源控制电路、第二电源控制电路和第三电源控制电路的输出电端均与主控芯片的通电端连接；第四电源控制电路的输入电端分别与第二电源控制电路和第三电源控制电路的输出电端连接，第四电源控制电路的输出电端与主控芯片的通电端连接。该上电时序控制系统能精准控制上电时序，使得上电时间间隔一致，稳定运行。
发明内容
本实用新型所要解决的技术问题在于提供一种芯片顺序上电时序控制电路。
为了实现上述目的，本实用新型采用以下的技术方案：
根据本实用新型实施例，提供一种芯片顺序上电时序控制电路，包括系统芯片和至少三个DC-DC变换器；其中，
每个所述DC-DC变换器的输入端均与电源连接，每个所述DC-DC变换器的输出端均与系统芯片连接；
第一DC-DC变换器的使能端与电源连接，所述第一DC-DC变换器的输出状态端与第二DC-DC变换器的使能端连接，所述第二DC-DC变换器的输出状态端与第三DC-DC变换器的使能端连接，依此类推，多个DC-DC变换器依次相互连接；
每个所述DC-DC变换器均用于为系统芯片提供供电电源。
其中较优地，当所述DC-DC变换器的输出电压达到正常值后，其输出状态端变为高电平，打开与其连接的DC-DC变换器的使能端。
其中较优地，所述系统芯片的上电顺序为：首先第一DC-DC变换器上电，其次第二DC-DC变换器上电，然后第三DC-DC变换器上电，依此类推，多个DC-DC变换器依次顺序上电。
其中较优地，当调整所述DC-DC变换器的输出状态端引脚所连接的电阻和/或电容增大时，该所述DC-DC变换器与下一级所述DC-DC变换器的上电时间间隔增大。
与现有技术相比较，本实用新型所提供的一种芯片顺序上电时序控制电路，在不依赖CPLD或PMIC芯片及其控制软件的情况下，通过硬件电路的巧妙设计实现系统芯片三路或者多路电源上电时序的控制。该芯片顺序上电时序控制电路具有结构简单、性能可靠和降低成本等有益效果。
附图说明
图1为本实用新型提供的芯片顺序上电时序控制电路的结构框图；
图2为本实用新型实施例中，第一DC-DC变换器的芯片引脚接线图；
图3为本实用新型实施例中，第二DC-DC变换器的芯片引脚接线图；
图4为本实用新型实施例中，第三DC-DC变换器的芯片引脚接线图。
具体实施方式
下面结合附图和具体实施例对本实用新型的技术内容进行详细具体的说明。
如图1所示，本实用新型提供的一种芯片顺序上电时序控制电路包括系统芯片(SOC)和至少三个DC-DC变换器，其中，每个DC-DC变换器的输入端VIN均与电源VCC连接，每个DC-DC变换器的输出端VOUT均与系统芯片连接；第一DC-DC变换器的使能端EN1与电源VCC连接，第一DC-DC变换器的输出状态端PG1与第二DC-DC变换器的使能端EN2连接，第二DC-DC变换器的输出状态端PG2与第三DC-DC变换器的使能端EN3连接，依此类推，多个DC-DC变换器依次相互连接。
在本实用新型的一个实施例中，假设某一系统芯片需要三个供电电源，分别为第一DC-DC变换器DCDC1、第二DC-DC变换器DCDC2和第三DC-DC变换器DCDC3，其中，第一供电电源需要最先上电，其次第二供电电源上电，最后第三供电电源上电即可。
因此，该芯片顺序上电时序控制电路中，第一DC-DC变换器DCDC1、第二DC-DC变换器DCDC2和第三DC-DC变换器DCDC3的输入端均与电源VCC连接；第一DC-DC变换器DCDC1、第二DC-DC变换器DCDC2和第三DC-DC变换器DCDC3的输出端均与系统芯片连接；第一DC-DC变换器DCDC1的使能端EN1与电源端VCC连接，第一DC-DC变换器DCDC1的输出状态端PG1与第二DC-DC变换器DCDC2的使能端EN2连接，第二DC-DC变换器DCDC2的输出状态端PG2与第三DC-DC变换器DCDC3的使能端EN3连接。
其中，DC-DC变换器的输出状态端PG，当该DC-DC变换器的输出电压达到正常工作值，其输出状态端PG为高电平，否则一直为低电平状态。
如图2所示，第一DC-DC变换器芯片的引脚3为电源输入端VIN1，引脚5为使能端EN1，均与电源VCC连接；引脚6为输出状态端PG1，与第二DC-DC变换器DCDC2的使能端连接；第一DC-DC变换器芯片的引脚4为输出端VOUT1，与系统芯片连接。其中，调整与引脚6连接的电阻R2和电容C4的大小，可以实现调整第一DC-DC变换器与第二DC-DC变换器上电时间间隔。当调整该电阻和/或电容增大时，第一DC-DC变换器与第二DC-DC变换器的上电时间间隔增大。
如图3所示，第二DC-DC变换器芯片的引脚3为电源输入端VIN2，与电源VCC连接；引脚5为使能端EN2，与第一DC-DC变换器芯片的引脚6连接；引脚6为输出状态端PG2，与第三DC-DC变换器DCDC3的使能端连接；引脚4为输出端VOUT2，与系统芯片连接。其中，调整与引脚6连接的电阻R5和电容C12的大小，可以实现调整第二DC-DC变换器与第三DC-DC变换器上电时间间隔。当调整该电阻和/或电容增大时，第二DC-DC变换器与第三DC-DC变换器的上电时间间隔增大。
如图4所示，第三DC-DC变换器芯片的引脚3为电源输入端VIN3，与电源VCC连接；引脚5为使能端EN3，与第二DC-DC变换器芯片的引脚6连接；引脚4为输出端VOUT3，与系统芯片连接。
在本实用新型的一个实施例中，该系统芯片的上电顺序如下：
当电源VCC上电后，由于第一DC-DC变换器DCDC1的使能端EN1与电源VCC直接连接所以为高电平，因此，第一DC-DC变换器DCDC1首先上电，其输出端VOUT1为系统芯片供电。
其次，第一DC-DC变换器DCDC1的输出状态端PG1由低电平变为高电平，打开了第二DC-DC变换器DCDC2的使能端EN2，因此，第二DC-DC变换器DCDC2其次上电，其输出端VOUT2为系统芯片供电。
然后，第二DC-DC变换器DCDC2的输出状态端PG2由低电平变为高电平，打开了第三DC-DC变换器DCDC3的使能端EN3，因此，第三DC-DC变换器DCDC3第三上电，其输出端VOUT3为系统芯片供电。系统芯片上电完毕。
本实用新型提供的芯片顺序上电时序控制电路，适用于三路或多路供电的系统芯片，三路或多路电源上电时序均不相同，其中一路电源最先上电，第二路电源、第三路电源及多路电源依次顺序上电的应用场景。
综上所述，与现有技术相比较，本实用新型所提供的一种芯片顺序上电时序控制电路，在不依赖CPLD或PMIC芯片及其控制软件的情况下，通过硬件电路的巧妙设计实现系统芯片三路或者多路电源上电时序的控制。该芯片顺序上电时序控制电路具有结构简单、性能可靠和降低成本等有益效果。
需要说明的是，术语“厚度”、“深度”、“上”、“下”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
上面对本实用新型所提供的芯片顺序上电时序控制电路进行了详细的说明。对本领域的一般技术人员而言，在不背离本实用新型实质内容的前提下对它所做的任何显而易见的改动，都将构成对本实用新型专利权的侵犯，将承担相应的法律责任。
Claims (1)
1.一种芯片顺序上电时序控制电路，其特征在于包括系统芯片和至少三个DC-DC变换器；其中，
每个所述DC-DC变换器的输入端均与电源连接，每个所述DC-DC变换器的输出端均与系统芯片连接；
第一DC-DC变换器的使能端与电源连接，所述第一DC-DC变换器的输出状态端与第二DC-DC变换器的使能端连接，所述第二DC-DC变换器的输出状态端与第三DC-DC变换器的使能端连接，依此类推，多个DC-DC变换器依次相互连接；
每个所述DC-DC变换器均用于为系统芯片提供供电电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223536621.0U CN219980435U (zh) | 2022-12-29 | 2022-12-29 | 一种芯片顺序上电时序控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223536621.0U CN219980435U (zh) | 2022-12-29 | 2022-12-29 | 一种芯片顺序上电时序控制电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219980435U true CN219980435U (zh) | 2023-11-07 |
Family
ID=88587604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202223536621.0U Active CN219980435U (zh) | 2022-12-29 | 2022-12-29 | 一种芯片顺序上电时序控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219980435U (zh) |
-
2022
- 2022-12-29 CN CN202223536621.0U patent/CN219980435U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Shenoy et al. | Differential power processing for DC systems | |
| US11437910B2 (en) | Power module | |
| US9160166B2 (en) | Charge pump for low power consumption apparatus and associated methods | |
| US8494477B2 (en) | Power management for an electronic device | |
| CN110649694B (zh) | 一种ncsi网卡供电系统 | |
| US7825539B2 (en) | Electronic device with power connection module | |
| KR20030014267A (ko) | 파워 시퀀서 제어 회로 | |
| CN104242630B (zh) | 电源供应装置 | |
| Wu et al. | High step‐up/step‐down non‐isolated BDC with built‐in DC‐transformer for energy storage systems | |
| CN106911254A (zh) | 电子装置 | |
| CN113804954A (zh) | 快速响应负载电流感测设备及方法 | |
| WO2021045866A1 (en) | Hybrid digital linear and switched capacitor voltage regulator | |
| US20130169310A1 (en) | Testing circuit for dc-dc converter | |
| CN219980435U (zh) | 一种芯片顺序上电时序控制电路 | |
| US11329556B1 (en) | Multi-input single output power system and operating method thereof | |
| US20130043853A1 (en) | Power matching system | |
| CN219394433U (zh) | 一种芯片先后上电时序控制电路 | |
| US20190305684A1 (en) | Apparatus for Power Converter with Improved Performance and Associated Methods | |
| US7456525B2 (en) | Multi-output power supply device for power sequencing | |
| CN217085709U (zh) | 一种控制电路、主板及电子设备 | |
| US20190326816A1 (en) | Apparatus for Power Converter with Efficient Switching and Associated Methods | |
| CN214069905U (zh) | 一种多电源芯片控制电路和电子设备 | |
| US20180159431A1 (en) | Free programmable power supply array | |
| CN102111066B (zh) | 节能电子装置、散热风扇电源控制系统及其控制方法 | |
| KR102246854B1 (ko) | 매트릭스 스위치 및 이를 이용한 전력변환장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |