CN219978856U - 一种基于risc-v的芯片及包含该芯片的口袋实验室 - Google Patents
一种基于risc-v的芯片及包含该芯片的口袋实验室 Download PDFInfo
- Publication number
- CN219978856U CN219978856U CN202321389898.7U CN202321389898U CN219978856U CN 219978856 U CN219978856 U CN 219978856U CN 202321389898 U CN202321389898 U CN 202321389898U CN 219978856 U CN219978856 U CN 219978856U
- Authority
- CN
- China
- Prior art keywords
- risc
- module
- chip
- system bus
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 32
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 230000003068 static effect Effects 0.000 claims abstract description 9
- 238000005070 sampling Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
一种基于RISC‑V的芯片及包含该芯片的口袋实验室，基于RISC‑V的芯片包括AHB系统总线，分别与RISC‑V内核以及DMA控制器双向连接，AHB系统总线与DMA控制器分别和不同高速并口双向连接，AHB系统总线与ROM控制模块连接，ROM控制模块与ROM只读存储器连接，ROM只读存储器与RISC‑V内核双向连接，RISC‑V内核与SRAM静态随机存取存储器连接，SRAM静态随机存取存储器与DMA控制器连接；口袋实验室包括基于RISC‑V的芯片，通过并行数据接口分别与高速ADC模块与高速DAC模块双向连接，基于RISC‑V的芯片通过SPI串行外设接口与ETH模块双向连接，ETH模块通过TCP传输控制协议与服务器双向连接，服务器通过TCP传输控制协议与PC端连接。
Description
技术领域
本实用新型涉及数据处理设备领域，具体涉及一种基于RISC-V的芯片及包含该芯片的口袋实验室。
背景技术
示波器被称为是电子工程师的双眼，而示波器的采集速度决定了电子工程师能看多远，而为了采集更高速的模拟信号，ADC(模拟数字转换器)与处理器之间需要巨大带宽进行通信，因而ADC的通信接口不得不采用并口，但常见的处理器都是串行信号处理的结构，这就决定了它们无法高速地进行并口通信。
目前有两种解决串行通信处理器并口通信问题的技术，第一种方案采用特定转换芯片，先将处理器的串口转换成并口的仪器，但该方案只是实现了串行处理器的并行通信问题，并未解决高带宽的问题，因为处理器与转换芯片之间的通信也是需要极高的带宽，市场上这类仪器往往速率低，在模拟信号采集方面则体现在采样率低，且由于额外芯片的加入，导致成本增加；第二种方案为使用昂贵的FPGA(现场可编程门阵列)进行数据的并行接收，不仅需要更高的硬件成本，同时软件也需要专门的人员来开发FPGA，因此市场上这类仪器的售价较高，且由于FPGA的加入，仪器笨重不便携带，功耗较高，基本无法通过电池供电，也无法随身携带使用。
发明内容
为了克服上述现有技术的缺点，本实用新型的目的在于提供一种基于RISC-V的芯片及包含该芯片的口袋实验室，芯片通过在系统总线上添加高速并口，使芯片得以高速并口通信，口袋实验室通过添加高速并口后的芯片与高速ADC与DAC模块连接进行指令发送，本实用新型具有通信速度快，体积小巧，便于携带，采样率高，通信带宽高，成本低以及功耗低的优点。
为了实现上述目的，本实用新型采用的技术方案是：
一种基于RISC-V的芯片，包括AHB系统总线1，所述AHB系统总线1分别与RISC-V内核2以及DMA控制器3双向信号连接，所述AHB系统总线1与一侧的高速并口4双向信号连接，所述DMA控制器3与另一侧的高速并口4双向信号连接，所述AHB系统总线1的信号输出端与ROM控制模块5的信号输入端连接，所述ROM控制模块5的信号输出端与ROM只读存储器6的信号输入端连接，所述ROM只读存储器6与RISC-V内核2双向信号连接；所述RISC-V内核2的信号输出端与SRAM静态随机存取存储器7的信号输入端连接，所述SRAM静态随机存取存储器7与DMA控制器3双向信号连接。
所述AHB系统总线1分别与SYS模块8、UART模块9、SPI串行外设接口10以及GPIO模块11双向信号连接。
一种包含基于RISC-V的芯片的口袋实验室，包括基于RISC-V的芯片12，所述基于RISC-V的芯片12通过多个并行数据接口13分别与高速ADC模块14与高速DAC模块15双向信号连接，所述基于RISC-V的芯片12通过SPI串行外设接口10与ETH模块16双向信号连接，所述ETH模块16通过TCP传输控制协议17与服务器18双向信号连接，所述服务器18通过TCP传输控制协议17与PC端19双向信号连接。
相对于现有技术，本实用新型的有益效果在于：
1.通过在AHB系统总线1上设置多个高速并口4，以及在基于RISC-V的芯片12上设置多个并行数据接口13，使得本实用新型的通信速度获得提升。
2.通过增加并行数据接口13，使得基于RISC-V的芯片12无需增加外置的并口芯片，不但减少了开发外置并口芯片的成本，而且使得本实用新型体积小巧，便于携带。
3.通过在基于RISC-V的芯片12增加高速并口4，减少了因增加外置并口芯片产生的电路功耗，且基于RISC-V的芯片12可设置低功耗模式，可以进一步降低本实用新型的功耗。
4.通过设置高速并口4，使得本实用新型不仅能够驱动普通串行通信的ADC模块，还能驱动高速并口ADC模块，使得本实用新型具有采样率高的优点。
5.通过在基于RISC-V的芯片12中增加高速并口4，使得基于RISC-V的芯片12可以进行并口通信，使得本实用新型具有通信带宽高的优点。
附图说明
图1为本实用新型中基于RISC-V的芯片结构示意图。
图2为本实用新型中包含基于RISC-V的芯片的口袋实验室结构示意图。
其中，1、AHB系统总线，2、RISC-V内核，3、DMA控制器，4、高速并口，5、ROM控制模块，6、ROM只读存储器，7、SRAM静态随机存取存储器，8、SYS模块，9、UART模块，10、SPI串行外设接口，11、GPIO模块，12、基于RISC-V的芯片，13、并行数据接口，14、高速ADC模块，15、高速DAC模块，16、ETH模块，17、TCP传输控制协议，18、服务器，19、PC端。
具体实施方式
下面结合附图对本实用新型作详细叙述。
一种基于RISC-V的芯片，包括AHB系统总线1，所述AHB系统总线1分别与RISC-V内核2以及DMA控制器3双向信号连接，所述AHB系统总线1与一侧的高速并口4双向信号连接，所述DMA控制器3与另一侧的高速并口4双向信号连接，所述AHB系统总线1的信号输出端与ROM控制模块5的信号输入端连接，所述ROM控制模块5的信号输出端与ROM只读存储器6的信号输入端连接，所述ROM只读存储器6与RISC-V内核2双向信号连接；所述RISC-V内核2的信号输出端与SRAM静态随机存取存储器7的信号输入端连接，所述SRAM静态随机存取存储器7与DMA控制器3双向信号连接；RISC-V内核2通过系统总线1访问各个外设或模块，并接收外部中断信号触发中断服务，ROM只读存储器6的代码全速零等待运行，保障指令取址速度和RISC-V内核2的系统主频一致；通过在系统总线1上设置了高速并口4，使得本实用新型的通信速度获得提升。
所述AHB系统总线1分别与SYS模块8、UART模块9、SPI串行外设接口10以及GPIO模块11双向信号连接。
一种包含基于RISC-V的芯片的口袋实验室，包括基于RISC-V的芯片12，所述基于RISC-V的芯片12通过多个并行数据接口13分别与高速ADC模块14与高速DAC模块15双向信号连接，所述基于RISC-V的芯片12通过SPI串行外设接口10与ETH模块16双向信号连接，所述ETH模块16通过TCP传输控制协议17与服务器18双向信号连接，所述服务器18通过TCP传输控制协议17与PC端19双向信号连接，所述TCP传输控制协议，可选用有线传输或无线传输；所述基于RISC-V的芯片12通过高速并口13与高速ADC14与高速DAC模块15连接，还可以直接作为逻辑分析仪和逻辑序列发生器采集和发送数据，因此本实用新型具有采样率高的优点；采集后的数据先经过初步压缩处理后送入ETH模块16发送给公网服务区，所述PC端19，具体为以LABview作为上位机为例，对获得的数据进行处理和显示，同时对基于RISC-V的芯片12进行指令的发送；与现有的使用FPGA进行数据接收的方案相比，由于FPGA功耗大，而本实用新型的RISC-V内核属于单片机结构，因此可以对其设置低功耗模式，以达到省电效果。
Claims (3)
1.一种基于RISC-V的芯片，包括AHB系统总线(1)，所述AHB系统总线(1)分别与RISC-V内核(2)以及DMA控制器(3)双向信号连接，其特征在于，所述AHB系统总线(1)与一侧的高速并口(4)双向信号连接，所述DMA控制器(3)与另一侧的高速并口(4)双向信号连接，所述AHB系统总线(1)的信号输出端与ROM控制模块(5)的信号输入端连接，所述ROM控制模块(5)的信号输出端与ROM只读存储器(6)的信号输入端连接，所述ROM只读存储器(6)与RISC-V内核(2)双向信号连接，所述RISC-V内核(2)的信号输出端与SRAM静态随机存取存储器(7)的信号输入端连接，所述SRAM静态随机存取存储器(7)与DMA控制器(3)双向信号连接。
2.根据权利要求1所述的一种基于RISC-V的芯片，其特征在于，所述AHB系统总线(1)分别与SYS模块(8)、UART模块(9)、SPI串行外设接口(10)以及GPIO模块(11)双向信号连接。
3.一种包含基于RISC-V的芯片的口袋实验室，包括基于RISC-V的芯片(12)，其特征在于，所述基于RISC-V的芯片(12)通过多个并行数据接口(13)分别与高速ADC模块(14)与高速DAC模块(15)双向信号连接，所述基于RISC-V的芯片(12)通过SPI串行外设接口(10)与ETH模块(16)双向信号连接，所述ETH模块(16)通过TCP传输控制协议(17)与服务器(18)双向信号连接，所述服务器(18)通过TCP传输控制协议(17)与PC端(19)双向信号连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321389898.7U CN219978856U (zh) | 2023-06-02 | 2023-06-02 | 一种基于risc-v的芯片及包含该芯片的口袋实验室 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321389898.7U CN219978856U (zh) | 2023-06-02 | 2023-06-02 | 一种基于risc-v的芯片及包含该芯片的口袋实验室 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219978856U true CN219978856U (zh) | 2023-11-07 |
Family
ID=88578062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321389898.7U Active CN219978856U (zh) | 2023-06-02 | 2023-06-02 | 一种基于risc-v的芯片及包含该芯片的口袋实验室 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219978856U (zh) |
-
2023
- 2023-06-02 CN CN202321389898.7U patent/CN219978856U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111901164B (zh) | Ocp nic网卡的适配控制方法、装置、设备及系统 | |
| CN205901714U (zh) | 一种s频段收发一体化处理器 | |
| CN204256732U (zh) | 基于PCI-Express接口的高速数据传输装置 | |
| CN110108938B (zh) | 基于gpu数据流驱动的实时电磁频谱分析系统及方法 | |
| CN205563550U (zh) | 一种基于Microblaze软核的PS2接口的KVM模块 | |
| CN219978856U (zh) | 一种基于risc-v的芯片及包含该芯片的口袋实验室 | |
| CN207503222U (zh) | 一种基于PCIe3.0接口的信号采集和实时信号处理模块 | |
| CN206075270U (zh) | Spi总线接口的1553b总线模块 | |
| CN113038138A (zh) | 一种嵌入式图像处理及回传系统 | |
| CN205656617U (zh) | 一种SoC的外设系统 | |
| CN117148819A (zh) | 一种宇航产品在轨仿真测试平台 | |
| CN204086415U (zh) | 故障录波装置 | |
| CN207991687U (zh) | 振动分析仪 | |
| CN106059599A (zh) | 一种s频段收发一体化处理器系统 | |
| CN103678078A (zh) | 一种调试系统及方法 | |
| CN112860611B (zh) | 一种lvds转usb3.0多通道适配器 | |
| CN209313953U (zh) | 一种星载成像设备数据传输与采集系统 | |
| CN214278933U (zh) | 一种数据交换系统用pcie总线转万兆网络电路 | |
| CN211653642U (zh) | 一种多任务输入输出接口 | |
| CN100437404C (zh) | 自动化测量控制器 | |
| CN207650989U (zh) | 一种智能仪表数据采集架构 | |
| CN209433276U (zh) | 一种平板数据采集扩容终端 | |
| CN203054826U (zh) | 一种1553b总线测试板 | |
| CN201689133U (zh) | 电能质量监测装置 | |
| CN202563495U (zh) | 一种dma传输装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |