CN219871716U - 电源芯片负载动态响应测试电路 - Google Patents
电源芯片负载动态响应测试电路 Download PDFInfo
- Publication number
- CN219871716U CN219871716U CN202320699295.0U CN202320699295U CN219871716U CN 219871716 U CN219871716 U CN 219871716U CN 202320699295 U CN202320699295 U CN 202320699295U CN 219871716 U CN219871716 U CN 219871716U
- Authority
- CN
- China
- Prior art keywords
- circuit
- resistor
- adjustable resistor
- capacitor
- dynamic response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims description 52
- 238000001514 detection method Methods 0.000 claims description 20
- 238000005070 sampling Methods 0.000 claims description 8
- 230000001052 transient effect Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 4
- 238000010248 power generation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本申请涉及电源测试领域,具体涉及一种电源芯片负载动态响应测试电路。电源芯片负载动态响应测试电路包括:驱动电路、选通电路、第一阶跃电流产生电路和第二阶跃电流产生电路;第一阶跃电流产生电路和第二阶跃电流产生电路通过选通电路连接驱动电路,驱动电路通过选通电路选择驱动第一阶跃电流产生电路或第二阶跃电流产生电路;第一阶跃电流产生电路包括NMOS管U2、连接NMOS管U2栅极的第一容阻网络和连接NMOS管U2漏极的第一阶跃电流调整回路;第二阶跃电流产生电路包括PMOS管U3、连接PMOS管U3栅极的第二容阻网络和连接PMOS管U3漏极的第二阶跃电流调整回路。该电源芯片负载动态响应测试电路能够使得阶跃电流的瞬态爬坡速满足要求。
Description
技术领域
本申请涉及电源测试领域,具体涉及一种电源芯片负载动态响应测试电路。
背景技术
负载动态响应是电源芯片重要的性能参数之一,一个性能好的电源芯片需要即使在负载电流发生瞬变时,输出电压也能维持在一个特定容差范围内,以确保整个电路的正常稳定的工作。
目前负载动态响应测试的方法常用的是电子负载或专用的负载动态响应测试板。在某些应用场景下,比如应用于数据存储、大算力AI芯片等场景的电源芯片,对负载动态响应的性能要求特别严苛,在评估这类电源芯片的负载动态响应性能时,要求模拟负载的阶跃电流的瞬态电流爬坡速度达到每微秒几个安培,甚至超过十个安培,目前市场上的电子负载无法达到这种性能要求,针对这种情况,一般由电源芯片厂商提供专门的测试治具。然而这类治具价格昂贵、通用性差,只能支持正电压输出的电源芯片,并且在负载电流过载时,测试治具易出现过温,如果不及时断电,测试治具会出现损坏的情况。
发明内容
本申请提供了一种电源芯片负载动态响应测试电路,该电源芯片负载动态响应测试电路能够使得阶跃电流的瞬态爬坡速满足要求。
为了解决背景技术中所述的技术问题,本申请提供一种电源芯片负载动态响应测试电路,所述电源芯片负载动态响应测试电路包括:驱动电路、选通电路、第一阶跃电流产生电路和第二阶跃电流产生电路;
所述第一阶跃电流产生电路和所述第二阶跃电流产生电路通过所述选通电路连接所述驱动电路,所述驱动电路通过所述选通电路选择驱动所述第一阶跃电流产生电路或所述第二阶跃电流产生电路;
所述第一阶跃电流产生电路包括NMOS管U2、连接NMOS管U2栅极的第一容阻网络和连接NMOS管U2漏极的第一阶跃电流调整回路;
所述第二阶跃电流产生电路包括PMOS管U3、连接PMOS管U3栅极的第二容阻网络和连接PMOS管U3漏极的第二阶跃电流调整回路。
可选地,所述驱动电路包括:驱动电源产生电路和驱动电源调节电路;
所述驱动电源调节电路包括第一可调电阻R1和第四可调电阻R4,所述第一可调电阻R1的输出端和所述第四可调电阻R4的输出端相连并连接所述选通电路;
所述第一可调电阻R1的输入端连接所述驱动电源产生电路的正极输出端;
所述第四可调电阻R4的输入端连接所述驱动电源产生电路的负极输出端。
可选地,所述选通电路包括第一开关J1和第二开关J2;
所述第一开关J1的一端和所述第二开关J2的一端相连连接所述驱动电路;
所述第一开关J1的另一端连接所述第一阶跃电流产生电路;
所述第二开关J2的另一端连接所述第二阶跃电流产生电路。
可选地,所述第一阶跃电流调整回路包括:第二可调电阻R2和第三可调电阻R3;
所述第二可调电阻R2的一端连接所述NMOS管U2的漏极,另一端与所述第三可调电阻R3的一端相连,所述第三可调电阻R3的另一端接地;
所述第二可调电阻R2与所述第三可调电阻R3的相连端为所述电源芯片负载动态响应测试电路的第一输出端。
可选地,所述第二阶跃电流调整回路包括:第九可调电阻R9和第十可调电阻R10;
所述第九可调电阻R9的一端连接所述PMOS管U3的漏极,另一端与所述第十可调电阻R10的一端相连,所述第十可调电阻R10的另一端接地;
所述第九可调电阻R9与所述第十可调电阻R10的相连端为所述电源芯片负载动态响应测试电路的第二输出端。
可选地,所述第一容阻网络包括:第五电阻R5和第四电容C4;所述第五电阻R5的一端和所述第四电容C4的一端相连并连接所述NMOS管U2的栅极,所述第五电阻R5的另一端和所述第四电容C4的另一端均接地。
可选地,所述第二容阻网络包括:第八电阻R8和第二电容C2;所述第八电阻R8的一端和第二电容C2的一端相连并连接所述PMOS管的栅极,所述第八电阻R8的另一端和第二电容C2的另一端均接地。
可选地,所述电源芯片负载动态响应测试电路还包括温度检测电路,所述温度检测电路包括第一温度检测电路和第二温度检测电路;
所述第一温度检测电路包括第六电阻R6、第七热敏电阻R7和第五电容C5,所述第七热敏电阻R7与所述NMOS管U2接触,所述第七热敏电阻R7的一端接地,所述第七热敏电阻R7的另一端与所述第六电阻R6的一端相连并连接所述第五电容C5的一端,所述第五电容C5的另一端连接地,所述第六电阻R6另一端连接到电源;所述第七热敏电阻R7与所述第六电阻R6、所述第五电容C5相连的一端为第一温度采样输出端;
所述第二温度检测电路包括第十一热敏电阻R11、第十二电阻R12和第六电容C6,所述第十一热敏电阻R11与所述PMOS管U3接触,所述第十一热敏电阻R11的一端接地,所述第十一热敏电阻R11的另一端与所述第十二电阻R12的一端相连并连接所述第六电容C6的一端,所述第六电容C6的另一端连接地,所述第十二电阻R12另一端连接到电源;所述第十一热敏电阻R11与所述第十二电阻R12、所述第六电容C6相连的一端为第二温度采样输出端。
本申请技术方案,至少包括如下优点:本申请能够通过该电源芯片负载动态响应测试电路能够实现对正、负电压输出电源芯片的负载动态进行响应测试,且能够控制用于进行测试的阶跃电流的瞬态爬坡速度,使得该阶跃电流的瞬态爬坡速满足要求。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本申请一实施例提供的电源芯片负载动态响应测试电路示意图;
图2示出了一实施例提供的温度检测电路示意图。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图1示出了本申请一实施例提供的电源芯片负载动态响应测试电路示意图,从图1中可以看出该电源芯片负载动态响应测试电路包括驱动电路100、选通电路200、第一阶跃电流产生电路300和第二阶跃电流产生电路400。
第一阶跃电流产生电路300和第二阶跃电流产生电路400通过选通电路200连接驱动电路100。其中,驱动电路100用于产生驱动电源,选通电路200用于将驱动电路100选择连通第一阶跃电流产生电路300或第二阶跃电流产生电路400。驱动电路100通过选通电路200选择驱动第一阶跃电流产生电路300或第二阶跃电流产生电路400。
第一阶跃电流产生电路300包括NMOS管U2、连接NMOS管U2栅极的第一容阻网络310和连接NMOS管U2漏极的第一阶跃电流调整回路320。
在使用时,第一阶跃电流产生电路300的输出端连接用于进行正电压输出的第一负载,能够输出第一阶跃电流给该第一负载,以对该第一负载进行瞬态测试。在对该第一负载进行瞬态测试时,使得选通电路200选通第一阶跃电流产生电路300。其中,通过NMOS管U2的开、关动作以产生该第一阶跃电流,通过调整该过NMOS管U2的开、关速度以调整该第一阶跃电流的瞬态爬坡速度,通过第一阶跃电流调整回路320调整该第一阶跃电流的峰值和谷值。
第二阶跃电流产生电路400包括PMOS管U3、连接PMOS管U3栅极的第二容阻网络410和连接PMOS管U3漏极的第二阶跃电流调整回路420。
第二阶跃电流产生电路400的输出端连接用于进行负电压输出的第二负载,能够输出第二阶跃电流给该第二负载,以对该第二负载进行瞬态测试。在对该第二负载进行瞬态测试时,使得选通电路200选通第二阶跃电流产生电路400。其中,通过PMOS管U3的开、关动作以产生该第二阶跃电流,通过调整该过PMOS管U3的开、关速度以调整该第二阶跃电流的瞬态爬坡速度,通过第二阶跃电流调整回路420调整该第二阶跃电流的峰值和谷值。
本申请通过该电源芯片负载动态响应测试电路能够实现对正、负电压输出电源芯片的负载动态进行响应测试,且能够控制用于进行测试的阶跃电流的瞬态爬坡速度,使得该阶跃电流的瞬态爬坡速满足要求。
继续参照图1,其还示出了驱动电路100包括驱动电源产生电路110和驱动电源调节电路120。
该驱动电源产生电路11包括驱动电源芯片U1和第一电容C1、第三电容C3,该驱动电源芯片U1为现有技术中的芯片,该驱动电源芯片U1包括电源端VDD、正相输入端IN+、反相输入端IN-、内置参考电源外接电容端VREF、驱动电流输出端OUTH和驱动电流回流端OUTL。第一电容C1的一端连接驱动电源芯片U1的电源端VDD,另一端接地;第三电容C3的一端连接驱动电源芯片U1的内置参考电源外接电容端VREF,另一端接地;驱动电源芯片U1的反相输入端IN-接地。
该驱动电源调节电路120包括第一可调电阻R1和第四可调电阻R4,第一可调电阻R1的输出端和第四可调电阻R4的输出端相连并连接选通电路200。
第一可调电阻R1的输入端连接驱动电源产生电路110的驱动电流输出端OUTH。
第四可调电阻R4的输入端连接驱动电源产生电路110的驱动电流回流端OUTL。
在选通电路200选通第一阶跃电流产生电路300时,该驱动电源产生电路110通过驱动电源调节电路120中的第一可调电阻R1和第四可调电阻R4,以及第一容阻网络310控制NMOS管U2的充、放电速度,使得该NMOS管U2按照一定的速度完成开启和关闭动作。
在选通电路200选通第二阶跃电流产生电路400时,该驱动电源产生电路110通过驱动电源调节电路120中的第一可调电阻R1和第四可调电阻R4,以及第二容阻网络410控制PMOS管U3的充、放电速度,使得该PMOS管U3按照一定的速度完成开启和关闭动作。
继续参照图1,从图1中可以看出,该选通电路200包括第一开关J1和第二开关J2。第一开关J1的一端和第二开关J2的一端相连,并连接驱动电路100中第一可调电阻R1和第四可调电阻R4相连的输出端。
第一开关J1的另一端连接第一阶跃电流产生电路300中NMOS管U2的栅极。
第二开关J2的另一端连接第二阶跃电流产生电路400中PMOS管U3的栅极。
继续参照图1,从图1中可以看出,第一阶跃电流调整回路320包括:第二可调电阻R2和第三可调电阻R3。第二可调电阻R2的一端连接NMOS管U2的漏极,另一端与第三可调电阻R3的一端相连,第三可调电阻R3的另一端接地。第二可调电阻R2与第三可调电阻R3的相连端为第一阶跃电流产生电路300的输出端,该第一阶跃电流产生电路300的输出端用于连接进行正电压输出的第一负载。
第一容阻网络310包括:第五电阻R5和第四电容C4;第五电阻R5的一端和第四电容C4的一端相连并连接NMOS管U2的栅极,第五电阻R5的另一端和第四电容C4的另一端均接地。
在选通电路200选通第一阶跃电流产生电路300时,该驱动电源产生电路110通过驱动电源调节电路120中的第一可调电阻R1和第四可调电阻R4,以及第一容阻网络310中的第四电容C4控制NMOS管U2的充、放电速度,使得该NMOS管U2按照一定的速度完成开启和关闭动作。第一容阻网络310中的第五电阻R5能够在该驱动电源产生电路110输出状态未定时默认关闭NMOS管U2。其中,第五电阻R5的阻值远大于第一可调电阻R1和第四可调电阻R4。
继续参照图1,从图1中可以看出,第二阶跃电流调整回路420包括:第九可调电阻R9和第十可调电阻R10。第九可调电阻R9的一端连接PMOS管U3的漏极,另一端与第十可调电阻R10的一端相连,第十可调电阻R10的另一端接地;第九可调电阻R9与第十可调电阻R10的相连端为第二阶跃电流产生电路400的输出端,该第二阶跃电流产生电路400的输出端用于连接进行负电压输出的第二负载。
第二容阻网络410包括:第八电阻R8和第二电容C2;第八电阻R8的一端和第二电容C2的一端相连并连接PMOS管的栅极,第八电阻R8的另一端和第二电容C2的另一端均接地。
在选通电路200选通第二阶跃电流产生电路400时,该驱动电源产生电路110通过驱动电源调节电路120中的第一可调电阻R1和第四可调电阻R4,以及第二容阻网络410中的第二电容C2控制PMOS管U3的充、放电速度,使得该PMOS管U3按照一定的速度完成开启和关闭动作。第二容阻网络410中的第八电阻R8能够在该驱动电源产生电路110输出状态未定时默认关闭PMOS管U3。其中,第八电阻R8的阻值远大于第一可调电阻R1和第四可调电阻R4。
在其他实施例中电源芯片负载动态响应测试电路还包括温度检测电路。
图2示出了一实施例提供的温度检测电路示意图,从图2中可以看出,该温度检测电路包括第一温度检测电路510和第二温度检测电路520。
第一温度检测电路510包括第六电阻R6、第七热敏电阻R7和第五电容C5。其中第七热敏电阻R7与NMOS管U2接触,第七热敏电阻R7的一端接地,第七热敏电阻R7的另一端与第六电阻R6的一端相连并连接第五电容C5的一端,第五电容C5的另一端连接地,第六电阻R6另一端连接到电源VDD;第七热敏电阻R7与第六电阻R6、第五电容C5相连的一端为第一温度采样输出端511。可选地,该第七热敏电阻R7与NMOS管U2之间通过导热胶接触,以减少第七热敏电阻R7与NMOS管U2之间的热阻。在使用时,通过该第一温度检测电路510将NMOS管U2表面的温度转换为电信号从第一温度采样输出端511输出。
第二温度检测电路520包括第十一热敏电阻R11、第十二电阻R12和第六电容C6,第十一热敏电阻R11与PMOS管U3接触,第十一热敏电阻R11的一端接地,第十一热敏电阻R11的另一端与第十二电阻R12的一端相连并连接第六电容C6的一端,第六电容C6的另一端连接地,第十二电阻R12另一端连接到电源VDD;第十一热敏电阻R11与第十二电阻R12、第六电容C6相连的一端为第二温度采样输出端521。可选地,该第十一热敏电阻R11与PMOS管U3之间通过导热胶接触,以减少第十一热敏电阻R11与PMOS管U3之间的热阻。在使用时,通过该第二温度检测电路520将PMOS管U3表面的温度转换为电信号从第二温度采样输出端521输出。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (8)
1.一种电源芯片负载动态响应测试电路,其特征在于,所述电源芯片负载动态响应测试电路包括:驱动电路、选通电路、第一阶跃电流产生电路和第二阶跃电流产生电路;
所述第一阶跃电流产生电路和所述第二阶跃电流产生电路通过所述选通电路连接所述驱动电路,所述驱动电路通过所述选通电路选择驱动所述第一阶跃电流产生电路或所述第二阶跃电流产生电路;
所述第一阶跃电流产生电路包括NMOS管U2、连接NMOS管U2栅极的第一容阻网络和连接NMOS管U2漏极的第一阶跃电流调整回路;
所述第二阶跃电流产生电路包括PMOS管U3、连接PMOS管U3栅极的第二容阻网络和连接PMOS管U3漏极的第二阶跃电流调整回路。
2.如权利要求1所述的电源芯片负载动态响应测试电路,其特征在于,所述驱动电路包括:驱动电源产生电路和驱动电源调节电路;
所述驱动电源调节电路包括第一可调电阻R1和第四可调电阻R4,所述第一可调电阻R1的输出端和所述第四可调电阻R4的输出端相连并连接所述选通电路;
所述第一可调电阻R1的输入端连接所述驱动电源产生电路的正极输出端;
所述第四可调电阻R4的输入端连接所述驱动电源产生电路的负极输出端。
3.如权利要求1所述的电源芯片负载动态响应测试电路,其特征在于,所述选通电路包括第一开关J1和第二开关J2;
所述第一开关J1的一端和所述第二开关J2的一端相连连接所述驱动电路;
所述第一开关J1的另一端连接所述第一阶跃电流产生电路;
所述第二开关J2的另一端连接所述第二阶跃电流产生电路。
4.如权利要求1所述的电源芯片负载动态响应测试电路,其特征在于,所述第一阶跃电流调整回路包括:第二可调电阻R2和第三可调电阻R3;
所述第二可调电阻R2的一端连接所述NMOS管U2的漏极,另一端与所述第三可调电阻R3的一端相连,所述第三可调电阻R3的另一端接地;
所述第二可调电阻R2与所述第三可调电阻R3的相连端为所述电源芯片负载动态响应测试电路的第一输出端。
5.如权利要求1所述的电源芯片负载动态响应测试电路,其特征在于,所述第二阶跃电流调整回路包括:第九可调电阻R9和第十可调电阻R10;
所述第九可调电阻R9的一端连接所述PMOS管U3的漏极,另一端与所述第十可调电阻R10的一端相连,所述第十可调电阻R10的另一端接地;
所述第九可调电阻R9与所述第十可调电阻R10的相连端为所述电源芯片负载动态响应测试电路的第二输出端。
6.如权利要求1所述的电源芯片负载动态响应测试电路,其特征在于,所述第一容阻网络包括:第五电阻R5和第四电容C4;所述第五电阻R5的一端和所述第四电容C4的一端相连并连接所述NMOS管U2的栅极,所述第五电阻R5的另一端和所述第四电容C4的另一端均接地。
7.如权利要求1所述的电源芯片负载动态响应测试电路,其特征在于,所述第二容阻网络包括:第八电阻R8和第二电容C2;所述第八电阻R8的一端和第二电容C2的一端相连并连接所述PMOS管的栅极,所述第八电阻R8的另一端和第二电容C2的另一端均接地。
8.如权利要求1所述的电源芯片负载动态响应测试电路,其特征在于,所述电源芯片负载动态响应测试电路还包括温度检测电路,所述温度检测电路包括第一温度检测电路和第二温度检测电路;
所述第一温度检测电路包括第六电阻R6、第七热敏电阻R7和第五电容C5,所述第七热敏电阻R7与所述NMOS管U2接触,所述第七热敏电阻R7的一端接地,所述第七热敏电阻R7的另一端与所述第六电阻R6的一端相连并连接所述第五电容C5的一端,所述第五电容C5的另一端连接地,所述第六电阻R6另一端连接到电源;所述第七热敏电阻R7与所述第六电阻R6、所述第五电容C5相连的一端为第一温度采样输出端;
所述第二温度检测电路包括第十一热敏电阻R11、第十二电阻R12和第六电容C6,所述第十一热敏电阻R11与所述PMOS管U3接触,所述第十一热敏电阻R11的一端接地,所述第十一热敏电阻R11的另一端与所述第十二电阻R12的一端相连并连接所述第六电容C6的一端,所述第六电容C6的另一端连接地,所述第十二电阻R12另一端连接到电源;所述第十一热敏电阻R11与所述第十二电阻R12、所述第六电容C6相连的一端为第二温度采样输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320699295.0U CN219871716U (zh) | 2023-03-31 | 2023-03-31 | 电源芯片负载动态响应测试电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320699295.0U CN219871716U (zh) | 2023-03-31 | 2023-03-31 | 电源芯片负载动态响应测试电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219871716U true CN219871716U (zh) | 2023-10-20 |
Family
ID=88317842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320699295.0U Active CN219871716U (zh) | 2023-03-31 | 2023-03-31 | 电源芯片负载动态响应测试电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219871716U (zh) |
-
2023
- 2023-03-31 CN CN202320699295.0U patent/CN219871716U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201541197U (zh) | 调节开关式调节器输出电流的电源转换器 | |
JP2005520474A (ja) | 3端子低電圧パルス幅変調制御ic | |
WO2004023637A1 (en) | A power supply | |
US20140292257A1 (en) | Electronic device and charging circuit thereof | |
US10116211B2 (en) | Power converter with adaptive zero-crossing current detection | |
CN115940944A (zh) | 电流信号采样方法、采样电路和开关电源 | |
CN219871716U (zh) | 电源芯片负载动态响应测试电路 | |
CN101398693B (zh) | 具有软启动功能的电压转换装置 | |
CN114326890B (zh) | 电压调节电路 | |
KR101447425B1 (ko) | 에너지 효율성이 개선된 이차전지 충방전 시스템 | |
CN109639118B (zh) | 开关电源的自供电电路、控制芯片及开关电源和电气装置 | |
CN112416043A (zh) | 负压产生电路以及芯片 | |
CN115842396B (zh) | 一种充电器的输出电压自动校准电路及方法 | |
CN114185384B (zh) | 一种用于低功耗ldo的瞬态增强电路 | |
CN210626994U (zh) | 启动控制装置及电子设备 | |
CN112018839B (zh) | 一种负载检测电路 | |
JP6796843B2 (ja) | 蓄電回路 | |
CN110932528B (zh) | 自供电控制电路及控制方法以及开关电源电路 | |
TWM618930U (zh) | 負壓產生電路以及晶片 | |
JP2006502628A (ja) | 電力スイッチを操作するための方法及び装置 | |
CN220584294U (zh) | 一种电子负载模组及电子负载装置 | |
JP2020202640A (ja) | 遮断回路 | |
CN220798246U (zh) | 上电复位电路以及上电复位系统 | |
CN220040645U (zh) | 一种p沟道mos场效应晶体管的验证装置 | |
CN216531066U (zh) | 电源控制芯片的保护电路及电源电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |